第二 裸片被配置成在写入双掩蔽模式下操作，
[0094] 其中，所述写入双掩蔽模式包括成对地控制所述数据掩蔽信号。
[0095] 技术方案3.如技术方案1所述的半导体封装体，其中，所述第一裸片和所述第二 裸片被配置成在写入单掩蔽模式下操作，
[0096] 其中，所述写入单掩蔽模式包括单独地控制所述数据掩蔽信号。
[0097] 技术方案4.如技术方案1所述的半导体封装体，其中，在所述第一裸片中，使用数 据" 〇 "和数据" 2 "，而不使用数据" 1"和数据" 3 "。
[0098] 技术方案5.如技术方案2所述的半导体封装体，其中，在所述第二裸片中，使用数 据" 〇 "和数据" 2 "，而不使用数据" 1"和数据" 3 "。
[0099] 技术方案6.如技术方案1所述的半导体封装体，其中，所述第一裸片的数据"0" 以第一焊盘的数据"〇"来映射，而所述第一裸片的数据"2"以第二焊盘的数据" 1"来映射。 [0100] 技术方案7.如技术方案1所述的半导体封装体，其中，所述第二裸片的数据"2" 以第三焊盘的数据"2"来映射，而所述第二裸片的数据"0"以第四焊盘的数据"3"来映射。
[0101] 技术方案8.如技术方案1所述的半导体封装体，其中，包括所述第一裸片和所述 第二裸片的第一封装体被配置成操作为关于第二封装体的镜像功能结构。
[0102] 技术方案9.如技术方案1所述的半导体封装体，其中，所述映射块包括：
[0103] 缓冲单元，被配置成触发所述接收到的地址，并且输出第一地址、第二地址、第三 地址和第四地址；
[0104] 选择单元，被配置成根据选择信号来输出所述第一地址至所述第四地址作为第一 数据掩蔽信号、第二数据掩蔽信号、第三数据掩蔽信号和第四数据掩蔽信号；以及
[0105] 多路复用单元，被配置成根据控制信号来将所述第一数据掩蔽信号至所述第四数 据掩蔽信号组合，并且输出所述第一裸片和所述第二裸片的字节数据。
[0106] 技术方案10.如技术方案9所述的半导体封装体，其中，所述缓冲单元包括：
[0107] 第一缓冲单元，被配置成触发所述接收到的地址，并且输出所述第一地址和所述 第二地址；以及
[0108] 第二缓冲单元，被配置成触发所述接收到的地址，并且输出所述第三地址和所述 第四地址。
[0109] 技术方案11.如技术方案9所述的半导体封装体，其中，所述选择单元包括：
[0110] 第一选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作 为所述第一数据掩蔽信号；
[0111] 第二选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作 为所述第二数据掩蔽信号；
[0112] 第三选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作 为所述第三数据掩蔽信号；以及
[0113] 第四选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作 为所述第四数据掩蔽信号。
[0114] 技术方案12.如技术方案9所述的半导体封装体，其中，所述多路复用单元包括：
[0115] 第一多路复用部，被配置成响应于所述控制信号来输出所述第一数据掩蔽信号和 所述第四数据掩蔽信号作为所述第一裸片和所述第二裸片的数据"〇"；
[0116] 第二多路复用部，被配置成响应于所述控制信号来输出所述第二数据掩蔽信号和 所述第三数据掩蔽信号作为所述第一裸片和所述第二裸片的数据" 1" ；
[0117] 第三多路复用部，被配置成响应于所述控制信号来输出所述第三数据掩蔽信号和 所述第二数据掩蔽信号作为所述第一裸片和所述第二裸片的数据" 2 " ；以及
[0118] 第四多路复用部，被配置成响应于所述控制信号来输出所述第四数据掩蔽信号和 所述第一数据掩蔽信号作为所述第一裸片和所述第二裸片的数据" 3 "。
[0119] 技术方案13.如技术方案9所述的半导体封装体，其中，当所述第一裸片和所述第 二裸片在所述写入双掩蔽模式下操作时，所述第二地址在所述第一裸片中被使能，所述第 四地址在所述第二裸片中被使能。
[0120] 技术方案14.如技术方案9所述的半导体封装体，其中，当所述第一裸片和所述第 二裸片在所述写入单掩蔽模式下操作时，所述第一地址和所述第二地址在所述第一裸片中 被使能，所述第三地址和所述第四地址在所述第二裸片中被使能。
[0121] 技术方案15.如技术方案1所述的半导体封装体，其中，所述第一裸片包括X16数 据宽度。
[0122] 技术方案16.如技术方案1所述的半导体封装体，其中，所述第二裸片包括X16数 据宽度。
[0123] 技术方案17.如技术方案1所述的半导体封装体，其中，所述第一裸片和所述第二 裸片被实现为包括X32数据宽度的双裸片封装体DDP。
【主权项】
1. 一种半导体封装体，包括： 第一裸片； 第二裸片，与所述第一裸片相邻设置； 多个焊盘，被配置成用于接收和输出数据掩蔽地址；以及 映射块，被配置成：响应于接收到的地址，在所述第一裸片、所述第二裸片和所述多个 焊盘之中映射数据掩蔽信号。2. 如权利要求1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成 在写入双掩蔽模式下操作， 其中，所述写入双掩蔽模式包括成对地控制所述数据掩蔽信号。3. 如权利要求1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成 在写入单掩蔽模式下操作， 其中，所述写入单掩蔽模式包括单独地控制所述数据掩蔽信号。4. 如权利要求1所述的半导体封装体，其中，在所述第一裸片中，使用数据"0"和数据 " 2 "，而不使用数据" 1"和数据" 3 "。5. 如权利要求2所述的半导体封装体，其中，在所述第二裸片中，使用数据"0"和数据 " 2 "，而不使用数据" 1"和数据" 3 "。6. 如权利要求1所述的半导体封装体，其中，所述第一裸片的数据"0"以第一焊盘的数 据"〇"来映射，而所述第一裸片的数据"2"以第二焊盘的数据" 1"来映射。7. 如权利要求1所述的半导体封装体，其中，所述第二裸片的数据"2"以第三焊盘的数 据"2"来映射，而所述第二裸片的数据"0"以第四焊盘的数据"3"来映射。8. 如权利要求1所述的半导体封装体，其中，包括所述第一裸片和所述第二裸片的第 一封装体被配置成操作为关于第二封装体的镜像功能结构。9. 如权利要求1所述的半导体封装体，其中，所述映射块包括： 缓冲单元，被配置成触发所述接收到的地址，并且输出第一地址、第二地址、第三地址 和第四地址； 选择单元，被配置成根据选择信号来输出所述第一地址至所述第四地址作为第一数据 掩蔽信号、第二数据掩蔽信号、第三数据掩蔽信号和第四数据掩蔽信号；以及 多路复用单元，被配置成根据控制信号来将所述第一数据掩蔽信号至所述第四数据掩 蔽信号组合，并且输出所述第一裸片和所述第二裸片的字节数据。10. 如权利要求9所述的半导体封装体，其中，所述缓冲单元包括： 第一缓冲单元，被配置成触发所述接收到的地址，并且输出所述第一地址和所述第二 地址；以及 第二缓冲单元，被配置成触发所述接收到的地址，并且输出所述第三地址和所述第四 地址。
【专利摘要】一种半导体封装体可以包括第一裸片和与第一裸片相邻设置的第二裸片。半导体封装体可以包括被配置用于接收和输出数据掩蔽地址的多个焊盘。半导体封装体可以包括映射块，其被配置成响应于接收到的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。
【IPC分类】H01L23/31
【公开号】CN105226034
【申请号】CN201410646081
【发明人】孔奎奉, 罗光振
【申请人】爱思开海力士有限公司
【公开日】2016年1月6日
【申请日】2014年11月14日
【公告号】US9281051, US20150380075