]垂直晶体管器件的第三俯视图300c示出了位于源极区306上方的多个垂直沟道条310。多个垂直沟道条310具有矩形截面，矩形截面的长度在与源极区306的长度(即，较大的尺寸)垂直的方向上延伸(即，垂直于垂直沟道条308)。
[0060]俯视图300d至300k示出了具有位于源极区306上方的不同位置处的多个垂直沟道条308的垂直晶体管器件的可选实施例。在各个实施例中，由于多种原因，多个垂直沟道条308在源极区306上方可以具有不同的位置。例如，在一些实施例中，与源极区306相对于的垂直沟道条308的不同位置是由于制造期间的未对准所造成的。在这样的实施例中，因为垂直沟道条308的长度，将多个单引线沟道304替换为多个垂直沟道条308可以减轻对准问题(例如，由于即使具有未对准，多个垂直沟道条308也与源极区306具有大的交叉，以减轻未对准问题)。
[0061]图4示出了 6T SRAM(静态随机存取存储器)单元的示意图400和包括垂直沟道条的垂直晶体管器件的相对应的示例性SRAM布局402的一些实施例。
[0062]如示意图400所示，6T SRAM单元包括六个晶体管器件Tl至T6。晶体管T2、T3、T4和T5形成配置为存储数据的两个交叉耦合的反相器(例如，第一反相器包括T2和T3并且第二反相器包括T4和T5)。两个额外的存取晶体管Tl和T6用于在读写操作期间通过位线BL、BLB和字线WL来控制对SRAM单元的存取。
[0063]SRAM布局402包括位于源极区406上面的栅极区404a和404b，该源极区可通过导电通路410连接。垂直沟道条408被配置为延伸穿过栅极区404a以形成存取晶体管Tl和T6。垂直沟道条408被配置为延伸穿过栅极区404b以形成晶体管T2、T3、T4和T5。通过使用垂直沟道条408以形成晶体管器件Tl至T6，相对于使用具有单引线沟道的晶体管器件的SRAM而言，可以减小SRAM布局402的尺寸。
[0064]图5示出了形成具有垂直沟道条的垂直晶体管器件的方法500的一些实施例的流程图，矩形形状的该垂直沟道条在源极区和漏极区之间延伸。
[0065]尽管本文中将公开的方法(例如，方法500和600)示出和描述为一系列的动作或事件，但是应当理解，这些动作或事件的示出顺序不应当解释为限制意义。例如，一些动作可以以不同的顺序发生和/或与除了本发明中描述和/或示出的动作或事件之外的其他动作或事件同时发生。此外，并非所有示出的动作都需要实现本文描述的一个或多个方面或实施例。而且，可以以一个或多个单独的动作和/或阶段来实施本文所描述的一个或多个方面。
[0066]在步骤502中，在半导体衬底上方形成源极区。
[0067]在步骤504中，在源极区上面的位置处形成具有矩形形状的一个或多个垂直沟道条。垂直沟道条的矩形形状使得垂直沟道条的两相邻的边具有不同的长度。
[0068]在步骤506中，在源极区上面的位置处形成栅极区以邻接一个或多个垂直沟道条。
[0069]在步骤508中，在一个或多个垂直沟道条上方形成漏极区。通过在一个或多个垂直沟道条上方形成漏极区，使得一个或多个垂直沟道条在源极区和漏极区之间延伸。
[0070]图6示出了形成具有垂直晶体管器件的集成芯片的方法600的一些可选实施例的流程图，垂直晶体管器件具有在源极区和漏极区之间延伸的矩形形状的垂直沟道条。
[0071]在步骤602中，对源极层上面的器件沟道层进行选择性蚀刻以在源极层上方形成多个垂直沟道条。
[0072]在步骤604中，根据包括垂直沟道条的第一掩模结构，选择性地蚀刻源极层以形成将邻近的垂直晶体管器件的源极区空间分离的沟槽。
[0073]在步骤606中，在沟槽内形成隔离区。
[0074]在步骤608中，栅极介电层和栅极层在垂直沟道条之间和上方延伸的位置处形成在衬底上。
[0075]在步骤610中，从一个或多个垂直沟道条上方回蚀栅极层。
[0076]在步骤612中，根据包括垂直沟道条的第二掩模结构，选择性蚀刻栅极层以形成将邻近的垂直晶体管器件空间分离的栅极区。
[0077]在步骤614中，实施平坦化工艺。
[0078]在步骤616中，在一个或多个垂直沟道条上方形成漏极区。
[0079]图7至图18示出了形成具有垂直沟道条的垂直晶体管器件的方法的截面图的一些实施例，矩形形状的垂直沟道条在源极区和漏极区之间延伸。尽管结合方法600描述了图7至图18，但是应当理解，在图7至图18中所公开的结构不限制于方法600，但相反可独立成为不依赖于方法600的结构。类似地，虽然结合图7至图18描述了方法600，但是应当理解，方法600不限于图7至图18公开的结构，但相反可独立成为不依赖于图7至图18公开的结构。
[0080]图7示出了与动作602相对应的截面图700的一些实施例。
[0081]如截面图700所示，器件沟道层706设置在半导体衬底102上方的源极层704上。在一些实施例中，通过将掺杂剂种类选择性地注入半导体衬底102来形成源极层704。在一些实施例中，源极层704可以设置在阱区702内，该阱区形成在半导体衬底102内。在这种实施例中，源极层704与阱区702可以具有不同的掺杂类型。例如，源极层704可以具有第一掺杂类型，而阱区702可以具有与第一掺杂类型不同的第二掺杂类型。在各个实施例中，器件沟道层706可以包括硅(Si)、硅锗(SiGe)Jf (Ge)等。
[0082]在限定一个或多个垂直沟道条108的位置处，掩模层708选择性地形成在器件沟道层706上方(例如，可以在位于垂直沟道条108的位置上方的位置处形成掩模层708)。然后，将器件沟道层706暴露于第一蚀刻剂710。第一蚀刻剂710被配置为从未被掩模层708覆盖的区域去除器件沟道层706，从而导致在源极层704上形成一个或多个垂直沟道条。在一些实施例中，第一蚀刻剂710包括湿蚀刻剂(例如，具有稀盐酸(HCl))或干蚀刻剂(例如，具有包括氟(F)、四氟甲烷(CF4)、臭氧(O3)和C4F8(八氟环丁烷)中的一种或多种的蚀刻化学品)。
[0083]图8和图9示出了与动作604相对应的截面图800和900的一些实施例。
[0084]如截面图800中所示，垂直沟道条间隔件801形成在垂直沟道条108的相对侧上。可以通过沉积一个多个介电层来形成垂直沟道条间隔件801。例如，在垂直沟道条108之间可以沉积第一介电层802和第二介电层804。在沉积之后，可以使用各向异性蚀刻选择性地蚀刻第一介电层802和第二介电层804，以形成垂直沟道条间隔件801。各向异性蚀刻导致在垂直沟道条108的侧壁上形成垂直沟道条间隔件801。
[0085]如截面图900中所示，在同一垂直晶体管器件的垂直沟道条108之间形成光刻胶层902。例如，如截面图900中所示，第一垂直晶体管器件903a共享垂直沟道条108a和108b，而第二垂直晶体管器件903b共享垂直沟道条108c和108d。垂直沟道条间隔件801、光刻胶层902和垂直沟道条108共同形成第一掩模结构905。
[0086]在形成光刻胶层902之后，源极层704选择性地暴露于第二蚀刻剂904，第二蚀刻剂904被配置为根据第一掩模结构905蚀刻源极层704，以形成位于邻近的垂直晶体管903a和903b的空间分离的源极区104a和104b之间的沟槽906。通过将垂直沟道条间隔件801用作限定空间分离的源极区104a和104b的第一掩模结构905,可紧密地形成空间分离的源极区104a和104b,从而使得源极区104a和104b具有相对小的区域。
[0087]图10和图11示出了与动作606相对应的截面图1000和1100的一些实施例。
[0088]如截面图1000中所示，在沟槽906内和邻近的垂直沟道条108之间形成介电材料1002。在一些实施例中，介电材料1002可以包括通过沉积工艺形成的氧化物。然后实施平坦化工艺。平坦化工艺去除多余的介电材料1002和/或掩模层708，从而形成平坦的顶面1004ο
[0089]如截面图1100中所示，将介电材料1002暴露于第三蚀刻剂1102，第三蚀刻剂1102被配置为回蚀介电材料1002，以在横向介于空间隔离的源极区104a和104b之间的位置处形成隔离区204 (例如，浅沟槽隔离区)。在一些实施例中，隔离区204的顶面可以与空间隔离的源极区104a和104b的顶面对齐。在回蚀之后，也去除(例如，通过选择性蚀刻)垂直的沟道条间隔件801。在一些实施例中，可以在邻近垂直沟道条108的位置处于空间分离的源极区104a和104b内形成源极硅化物层1104。虽然在截面图1100中示出了所形成的源极硅化物层1104，但是应当理解，在其他实施例中，可以在工艺中的其他点处形成该源极硅化物层。
[0090]图12示出了与动作608相对应的截面图1200的一些实施例。
[0091]如截面图1200中所示，在空间分离的源极区104a和104b以及隔离区204上方形成绝缘层1202。在各个实施例中，绝缘层1202可以包括第一绝缘层1202a和上面的第二绝缘层1202b。在一些实施例中，第一绝缘层1202a和第二绝缘层1202b可以包括二氧化硅(S12)、氮化硅(SiN)、碳氮化硅(SiCN)、氮氧硅碳化合物(SiCON)等中的一种或多种。
[0092]随后在第一绝缘层1202上方形成栅极介电层12