半导体功率元件的制作方法
【技术领域】
[0001]本发明涉及一种半导体功率元件，更具体而言，涉及一种P型金属氧化层上具有背向电极的半导体功率元件。
【背景技术】
[0002]近年来氮化镓材料在光电及电子元件的商业应用上，有相当大幅度的成长，以氮化镓为材料的半导体功率元件，如氮化铝镓-氮化镓(AlGaN/GaN)，具高速电子迁移率、可在恶劣和高温的环境下操作，以及提供高功率的操作特性。然而，在高功率元件的运用上，如何抑制栅极通道边缘处的高电场区域，以提升元件电特性及防止电流崩塌，将是重要的议题。
【发明内容】
[0003]为解决上述问题，本发明提供一种半导体功率兀件，包含一基板；一第一半导体材料具有一第一能隙，且位于基板上方；一第二半导体层具有一第二能隙大于第一能隙，且位于第一半导体层上方；一第三半导体层具有一第三能隙小于第二能隙，且位于第二半导体层上方；一源极电极位于第三半导体层上方；一背向电极电连接源极电极；一背向电极电连接源极电极；以及一 P型金属氧化层位于背向电极以及第三半导体层之间。
[0004]为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图，作详细说明如下。
【附图说明】
[0005]图1A?图1F是本发明的一实施例中一半导体功率元件100的制作流程图；
[0006]图2是本发明一实施例中半导体功率元件的开启状态示意图；
[0007]图3是本发明另一实施例的一半导体功率兀件TJK意图。
[0008]符号说明
[0009]11 基板
[0010]12缓冲层
[0011]13第一半导体层
[0012]1314 第一界面
[0013]14第二半导体层
[0014]1415 第二界面
[0015]15第三半导体层
[0016]16、26P型金属氧化层
[0017]17背向电极
[0018]18源极电极
[0019]19漏极电极
[0020]20栅极电极
[0021]2DEG 二维电子气
[0022]2DHG 二维空穴气
【具体实施方式】
[0023]以下实施例将伴随着【附图说明】本发明的概念，在附图或说明中，相似或相同的部分使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或描述的元件，可以是熟悉此技术的人士所知的形式。
[0024]图1A?图1F显示本发明的一实施例中一半导体功率元件100的制作流程图。参照图1A?图1D，首先在基板11上形成一缓冲层12，接着依序形成一第一半导体层13在缓冲层12之上，一第二半导体层14在第一半导体层3之上，以及一第三半导体层15在第二半导体层14之上。参照图1E?图F，形成一 P型金属氧化层16于第三半导体层15之上，接着形成一背向电极17于P型金属氧化层16之上,一源极电极18以及一漏极电极19分别形成于P型金属氧化层16的两侧，以及一栅极电极20形成在源极电极18与背向电极17之间，即完成本实施例的半导体功率元件100。在本实施例中，背向电极可影响元件的极化特性，以达到正负电荷平衡，使得整体电场分布均匀。
[0025]基板11的材料包含蓝宝石、碳化硅、氮化镓或硅；缓冲层12包含II1-V族材料，例如但不限定为氮化铝(AlN)或氮化铝(AlN)及氮化铝镓(AlGaN)的叠层。以硅基板为例，缓冲层形成于硅基板的[111]面上，并朝(0001)的方向成长，用来减少硅基板与后续成长的外延叠层之间的晶格常数差异，以提升晶格品质。需注意的是，通过完全或部分移除基板，可使后续形成本实施例所述的半导体功率元件时减少元件的漏电路径，以达到降低漏电的效果。
[0026]第一半导体层13具有一第一能隙，第二半导体层14具有一第二能隙大于第一半导体13的第一能隙，也即第二半导体层14的晶格常数小于第一半导体层13的晶格常数。具体而言，本实施例中组成第一半导体层13的材料包含InxGau X)N，且O含x〈l，例如但不限定为氮化镓(GaN);组成第二半导体层的材料包含AlyInzGau Z)N，且0〈y〈l以及O = ζ<1,例如但不限定为氮化铝镓(AlGaN)。在本实施例中，通过第一半导体层13与第二半导体层14本身的自发极化，以及第一半导体层11与第二半导体层12之间晶格常数不同所造成的压电极化，在第一半导体层13与第二半导体层14之间的一第一界面1314形成一二维电子气2DEG。需注意的是，本实施例所述的第一半导体层13及第二半导体层14都为未掺杂的半导体材料，但依据实际应用也可为掺杂的半导体材料，掺杂物质例如但不限定为硅甲烷，用以增加压电极化与自发极化的效果，进而提升第一界面1314中二维电子气2DEG的浓度。
[0027]第三半导体层15具有一第三能隙小于第二半导体14的第二能隙，亦即第三半导体层15的晶格常数大于第二半导体层14的晶格常数。具体而言，本实施例中组成第三半导体层15的材料包含InxGau x)N,且O = x〈l，例如但不限定为氮化镓(GaN)。如图1E所/K? P型金属氧化层形成于第三半导体层的一上表面151。在本实施例中，利用黄光光刻技术定义出P型金属氧化层16的预定形成区域，接着通过射频溅镀系统，在制作工艺温度低于500°C的条件下,将P型金属氧化层16沉积于预定区域中，而P型金属氧化层16的材料包含Ni0、Mo0、CuO、ZnO或SnO2等，但也可为其他金属氧化物材料。在本实施例中，通过第二半导体层14与第三半导体层15之间晶格常数不同，以及P型金属氧化层16形成于第三半导体层15上方所造成的反极化效应，将第二半导体层14表面的价带(Ev)提高至费米能阶(Ef)之上，进而在第二半导体层14与第三半导体层15之间的一第二界面1415且位于P型金属氧化层16下方的位置，形成一二维空穴气2DHG。需注意的是，本实施例所述的第三半导体层15为未掺杂的半导体材料，但依据实际应用也可为掺杂的半导体材料，掺杂物质例如但