中间多晶娃层51 ;在形成中间多晶娃层51的步骤之 后，去除第一多晶娃层30裸露表面上氧化物层71 W及中间多晶娃裸露表面上的氧化物层 71 ;最后，在最外层中间多晶娃层51表面上W及沟槽60中形成第二多晶娃层53。此时，第 一多晶娃层30在后续的制备过程中可W形成浮栅，中间多晶娃层51和第二多晶娃层53在 后续的制备过程中可W组合形成选择栅，浮栅与选择栅相连。
[0057] 在采用单独的第二多晶娃层形成选择栅时，为了满足选择栅的结构需要，通常第 二多晶娃层厚度较大，此时，在沉积制备第二多晶娃时会在较厚的第二多晶娃层内部产生 较大的应力，从而导致第二多晶娃层的内部产生缺陷，并很可能在最终会影响器件的稳定 性能。在本申请的上述优选实施方式通过形成将选择栅分为包括多层中间多晶娃层51和 第二多晶娃层的多层结构，降低了每一层多晶娃层的厚度，进而显著减少了沉积制备选择 栅时产生的应力，从而减少选择栅内部产生的缺陷，并提高器件的稳定性。
[0058] 图5a至图5f示出了本申请另一实施方式所提供的栅极的制作方法中，经过每一 步骤后形成基体的剖面结构示意图。下面将结合图5a至图5f进一步解释本申请实施例所 提供的栅极的制作方法。
[0059] 首先，由衬底10的表面向外形成第一多晶娃层30、介质层40及至少一层中间多 晶娃层51。上述衬底10优选包括但不限于采用Si衬底10,更优选包括N型Si衬底10、P 型Si衬底10或未渗杂Si衬底10 ;介质层40可W是一层材料，但更为优选采用多层材料， 特别优选由第一多晶娃层30表面向外依次形成的Si〇2、SIsNa和Si〇2组成的ONO层。
[0060] 在本申请的一种优选方式中，在衬底10上形成第一多晶娃层30之前还包括在衬 底10上形成隧穿氧化层20的步骤，然后再在隧穿氧化层20上形成介质层40,形成如图5a 所示的基体结构。该隧穿氧化层20能够降低衬底10与第一多晶娃层30之间的接触电阻， 其所选材料优选包括但不限于采用Si〇2。
[0061] 在完成由衬底10的表面向外形成第一多晶娃层30、介质层40及至少一层中间多 晶娃层51的步骤之后，刻蚀各中间多晶娃层51和介质层40,形成使第一多晶娃层30部分 裸露的沟槽60 ;刻蚀各中间多晶娃层51、介质层40和第一多晶娃层30的工艺优选包括但 不限于采用干法刻蚀，更优选采用等离子刻蚀。在采用等离子工艺进行刻蚀时，一种可选的 实施方式为；刻蚀气体为CFa和CHFs,瓣射功率为400~1000瓦，刻蚀温度为300~65(TC， 刻蚀时间为30~360砂，刻蚀第一多晶娃层30的深度为50~300A。
[0062] 在本申请的一种优选方式中，刻蚀介质层40形成使第一多晶娃层30部分裸露的 沟槽60的过程中，顺序向下刻蚀第一多晶娃层30,使沟槽60延伸至第一多晶娃层30中， 形成如图化所示的基体结构。使沟槽60延伸至第一多晶娃层30能够增加第一多晶娃层 30与第二多晶娃层之间的接触面积，进而降低第一多晶娃层30与第二多晶娃层之间的接 触电阻。
[0063] 在完成刻蚀各中间多晶娃层51和介质层40,形成使第一多晶娃层30部分裸露的 沟槽60后，刻蚀第一多晶娃层30和位于最外层的中间多晶娃层51的裸露表面，去除氧化 物层71。优选地，刻蚀第一多晶娃层30和位于最外层的中间多晶娃层51的裸露表面去除 氧化物层71的步骤采用湿法刻蚀工艺。
[0064] 在去除氧化物层71的步骤中，由于第一多晶娃层30裸露表面上氧化物层71是在 制备过程中自然氧化生产的，其厚度不均匀，送就容易导致在去除氧化物层71后暴露出的 第一多晶娃层30的表面比较粗糖，送种表面的粗糖可能会使得第一多晶娃层30与第二多 晶娃层之间的电阻率不均匀。为了改善送一问题，在本申请的一种优选实施方式中，在去除 了氧化物层71后，还包括在去除了氧化物层71后的第一多晶娃层30和中间多晶娃层51 上形成牺牲氧化物层73 ;并进一步去除牺牲氧化物层73的步骤。在送种实施方式中，在去 除了氧化物层71的第一多晶娃层30和中间多晶娃层51上形成牺牲氧化物层73,送种牺牲 氧化物层73能够具有较为均匀的厚度，在后续去除牺牲氧化物层73的步骤后，不仅第一多 晶娃层3051和中间多晶娃层51裸露表面上的氧化物层得W去除，而且第一多晶娃层30的 裸露表面W及中间多晶娃裸露表面变得更加平整，进而有利于与第二多晶娃层之间形成良 好的界面接触，降低第一多晶娃层30与第二多晶娃层之间的接触电阻。
[0065] 在一种优选实施方式中，采用湿法工艺刻蚀去除氧化物层71和牺牲氧化物层73， 从而分别形成如图5c和图5e所示的结构。上述湿法工艺可采用浸泡法和旋转喷淋法，在 采用浸泡法去除氧化物层71或牺牲氧化物层73时，一种优选的方式包括；将质量分数为 30 %~50%的HF溶液置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在25~50°C，然后包 含氧化物层71或牺牲氧化物层73的娃片置于HF溶液中，使得氧化物层71或牺牲氧化物 层73与HF溶液发生反应，反应时间为30~120砂。在采用旋转喷淋法去除氧化物层71或 牺牲氧化物层73时，一种可选的方式包括；将质量分数为30%~50%的HF溶液喷涂到包 含氧化物层71或牺牲氧化物层73的娃片上，并通过低速旋转（300~50化pm)使HF溶液 均匀分布在娃片表面上，在温度为25~50°C条件下，使得氧化物层71或牺牲氧化物层73 与HF溶液发生反应，反应时间为30~120砂。
[0066] 在一种优选实施方式中，采用氧化工艺在去除了氧化物层71的第一多晶娃层30 上形成牺牲氧化物层73,形成如图5d所示的结构。上述氧化工艺优选包括但不限于氧等离 子工艺或电〇2湿法工艺。当采用氧等离子工艺形成牺牲氧化物层73时，一种优选的实施方 式包括：将包含去除了氧化物层71的第一多晶娃层30的芯片放在等离子腔体中，抽真空； 然后将氧气W及氮气送入等离子腔体中，其中氧气的体积流量为2000~8000ml/min，氮气 的体积流量为50~200ml/min ;在感应功率为400~1600瓦的条件下生成氧等离子体， 并使氧等离子体与去除了氧化物层71的第一多晶娃层30反应。其中，反应温度为250~ 60(TC，反应时间为30~300砂，形成牺牲氧化物层73的厚度为！ 当&〇2湿法工艺形 成牺牲氧化物层73时，一种优选的实施方式包括；将质量分数为20 %~40的&化溶液喷涂 到包含去除了氧化物层71的第一多晶娃层30的芯片上，并通过低速旋转（300~50化pm) 使&〇2溶液均匀分布在芯片表面上，在温度为20~65°C条件下，进行湿法处理，处理的时 间为120~600砂。
[0067] 在完成去除第一多晶娃层30和位于最外层的中间多晶娃层51裸露表面上氧化物 层71上的氧化物层71的步骤之后，在最外层中间多晶娃层51表面上W及沟槽60中形成 第二多晶娃层50,形成如图5f所示的基体结构。由于通过去除牺牲氧化物层73工艺使得 第一多晶娃层30裸露表面变得十分平整，因此在形成第二多晶娃层53后，第二多晶娃层53 和第一多晶娃层30之间形成良好的界面接触，从而克服了现有栅极的制作过程中存在的 多晶娃界面之间电阻不均与的问题，提高了半导体器件的稳定性。
[0068] 上述形成第二多晶娃层53工艺优选包括但不限于化学气相沉积、瓣射、蒸发。当 采用化学气相沉积工艺时，一种优选的实施方式包括；W Si&为反应气体，磯或测为渗杂 物，在氮气氛围保护下反应生成娃原子；在反应腔室的温度为400~65(TC的条件下，娃原 子沉积在最外层中间多晶娃层51表面上W及沟槽60中。
[0069] 同时，本申请还提供了一种存储器的制造方法。该制作方法包括在衬底上形成隔 离沟槽，在相邻的隔离沟槽之间的衬底表面上制作栅极，W及在栅极的两侧进行离子注入 形成源漏极的步骤，其中所述栅极的制作方法为本申请所提供的栅极制作方法。
[0070] W下将W具体实施例进一步说明本申请所提供的栅极的制作方法及闪速存储器 的制作方法。
[00川 实施例1
[0072] 本实施例提供了一种栅极的制作方法，包括W下步骤：
[007引在Si衬底上由下往上依次沉积Si02层、第一多晶娃层、由Si02、Si3N4和Si02组成 的ONO层及中间多晶娃层51 ;采用等离子工艺刻蚀中间多晶娃层51、介质层和第一多晶娃 层，刻蚀的工艺条件为：刻蚀气体为CFa和CHFs,瓣射功率为600瓦，刻蚀温度为450°C，刻蚀 时间为120砂，刻蚀第一多晶娃层的深度为200A。
[0074] 采用旋转喷淋法刻蚀去除氧化物层，其工艺条件为；HF溶液中HF的质量分数为 35 %，刻蚀温度为45°C条件下，刻蚀