半导体封装及其制造方法
【技术领域】
[0001]各实施例涉及半导体。更具体地，各实施例涉及具有贯穿通路(through-via)的多芯片半导体封装以及制造该半导体封装的方法。
【背景技术】
[0002]轻、小、快、高性能且低成本的电子产品可以被发展。集成电路芯片可以通过各种封装技术之一来包封，以形成适于在电子产品中使用的半导体封装。已经进行了各种研究来改善半导体封装的性能。特别地，代替传统的引线接合技术，已经开发了硅通孔(TSV)技术来改善半导体封装的性能。
【发明内容】
[0003]—个实施例包括一种半导体封装，该半导体封装包括:基板；第一半导体芯片，安装在基板上；第二半导体芯片，安装在第一半导体芯片的顶表面上；连接凸块，设置在第一和第二半导体芯片之间以将第二半导体芯片电连接到第一半导体芯片；以及第一散热部件，在第一和第二半导体芯片之间设置在第一半导体芯片的顶表面上且与第二半导体芯片的底表面分隔开。
[0004]一个实施例包括一种半导体封装，该半导体封装包括:基板；第一半导体芯片，设置在基板上；第二半导体芯片，设置在第一半导体芯片上；连接凸块，设置在第一和第二半导体芯片之间以将第二半导体芯片电连接到第一半导体芯片；第一焊盘，设置在第一半导体芯片与连接凸块之间；以及第一散热部件，在第一和第二半导体芯片之间设置在第一半导体芯片的顶表面上且与第二半导体芯片的底表面分隔开，其中第一散热部件包括第二焊盘。
[0005]—个实施例包括一种制造半导体封装的方法，该方法包括:制备第一半导体芯片，该第一半导体芯片包括设置在第一半导体芯片的顶表面上的图案化的导电层；将第一半导体芯片安装在基板上；将第二半导体芯片安装在第一半导体芯片的顶表面上，第二半导体芯片通过连接凸块电连接到第一半导体芯片；以及形成设置在第一半导体芯片的顶表面上且与第二半导体芯片的底表面分隔开的散热部件。
【附图说明】
[0006]考虑到附图和附随的详细说明，各实施例将变得更加明显。
[0007]图1A是示出根据实施例的半导体封装的平面图；
[0008]图1B是沿着图1A的线A-B截取的截面图；
[0009]图1C是图1B的区域“Z”的放大图；
[0010]图2A是示出根据实施例的第一散热部件的示例的放大截面图；
[0011]图2B是示出根据实施例的第一散热部件另一个示例的放大截面图；
[0012]图3A是示出根据实施例的第一散热部件的截面图；
[0013]图3B是示出根据实施例的第一散热部件的截面图；
[0014]图4A是示出根据实施例的第一散热部件的平面图；
[0015]图4B是示出根据实施例的第一散热部件的平面图；
[0016]图5是示出根据实施例的半导体封装的截面图；
[0017]图6A、6B和6D至61是示出制造根据各种实施例的半导体封装的方法的截面图；
[0018]图6C是对应于图6B的平面图；
[0019]图7是示出包括根据某些实施例的半导体封装的封装模块的示例的示意图；
[0020]图8是示出包括根据某些实施例的半导体封装的电子系统的示例的示意性方框图；以及
[0021]图9是示出包括根据某些实施例的半导体封装的存储卡的示例的示意性方框图。
【具体实施方式】
[0022]现在将在下面参照附图更全面地描述各实施例，附图中示出了特定的实施例。优点和特征以及实现它们的方法将从以下参照附图更详细地描述的实施例变得明显。然而，应当指出，实施例不限于下面的特定实施例，而是可以实施为各种形式。因此，这些实施例仅被提供来向本领域技术人员公开各构思。在附图中，实施例不限于这里提供的具体示例，并且为了清晰可以被夸大。
[0023]这里所用的术语仅是为了描述特定实施例的目的，而不意在进行限制。如这里所用的，单数术语“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地表述。如这里所用的，术语“和/或”包括一个或多个相关所列项目的任何和所有的组合。将理解，当一元件被称为“连接”或“联接”到另一个元件时，它可以直接连接或联接到该另一个元件，或者可以存在插入的元件。
[0024]类似地，将理解，当一元件诸如层、区域或基板被称为“在”另一元件“上”时，它可以直接在该另一个元件上，或者可以存在插入的元件。相反，术语“直接”表示没有插入的元件。还将理解，术语“包括”和/或“包含”，当在这里使用时，指定所述特征、整体、步骤、操作、元件和/或部件的存在，但是并不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
[0025]此外，详细描述中的实施例将用作为理想示范性视图的截面图来描述。因此，示范性视图的形状可以根据制造技术和/或可允许的误差来修改。因此，实施例不限于示范性视图中所示的特定形状，而是可以包括根据制造工艺可产生的其它形状。附图中例示的区域具有一般的性质，并用于示出元件的特定形状。因此，这不应被解释为限制实施例的范围。
[0026]还将理解的是，尽管这里可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一个元件区别开。因此，某些实施例中的第一元件可以在另一些实施例中被称为第二元件而没有脱离本发明的教导。这里说明并示出的本发明构思的各方面的示范性实施例包括它们的互补对应物。相同的附图标记或相同的参考指示符在整个说明书中表示相同的元件。
[0027]而且，这里参照作为理想化示范性图示的截面图和/或平面图来描述实施例。因此，由例如制造技术和/或公差引起的图示的形状变化将是可预期的。因此，实施例不应被解释为限于这里示出的区域的形状，而是包括由例如制造导致的形状偏差。例如，示出为矩形的蚀刻区将通常具有圆化或弯曲的特征。因此，附图所示的区域在本质上是示意性的，它们的形状不旨在示出器件的区域的真实形状，并且不旨在限制示例实施例的范围。
[0028]根据这里描述的各个实施例的器件以及形成器件的方法可以被实施为微电子器件诸如集成电路，其中根据这里描述的各个实施例的一个或多个器件可以被集成在相同的微电子器件中。因此，在该微电子器件中，这里所示的截面图可以在不必垂直的两个不同方向上重复。因此，实施根据这里描述的各个实施例的器件的该微电子器件的平面图可以包括成阵列和/或二维图案的器件，取决于该微电子器件的功能。
[0029]根据这里描述的各个实施例的器件可以根据该微电子器件的功能而散布在其它的器件当中。而且，根据这里描述的各个实施例的微电子器件可以在第三方向上重复以提供三维的集成电路，该第三方向可以垂直于所述两个不同的方向。
[0030]因此，这里示出的截面图提供对根据这里描述的各个实施例的多个器件的支持，该多个器件在平面图中沿两个不同的方向和/或在透视图中在三个不同的方向上延伸。例如，当单个有源区在器件/结构的截面图中示出时，该器件/结构可以包括其上的多个有源区和晶体管结构(或存储单元结构、栅极结构等，根据情况需要)，如将由该器件/结构的平面图所示出的。
[0031]图1A是示出根据实施例的半导体封装的平面图。图1B是是沿着图1A的线A_B截取的截面图。图1C是图1B的区域“Z”的放大图。参照图1A和1B，半导体封装1可以包括基板100和多个半导体芯片200、300和400。基板100可以是包括电路图案的印刷电路板(PCB)或其上可安装半导体芯片的其它基板。在另一些实施例中，基板100可以包括半导体芯片。外部端子101可以设置在基板100的底表面上。外部端子101可以包括导电材料并可以具有焊球形状。基板100可以通过外部端子101电连接到外部装置(未示出)。
[0032]第一半导体芯片200可以通过倒装芯片安装技术安装在基板100上。第一半导体芯片200可以通过互连部件150电连接到基板100。互连部件150可以设置在基板100和第一半导体芯片200之间。第一半导体芯片200可以包括硅材料或者其上可形成半导体器件的其它材料。第一绝缘图案510可以提供在基板100和第一半导体芯片200之间，并可以填充互连部件150之间的空间。第一绝缘图案510可以包括绝缘的聚合物。
[0033]第一半导体芯片200可以包括第一电路图案层210和第一贯穿通路220。第一电路图案层210可以设置为邻近于第一半导体芯片200的底表面200b并可以电连接到互连部件150。第一电路图案层210可以包括集成电路，诸如存储电路、逻辑电路或其组合；然而，第一电路图案层210不限于这样的电路。第一半导体芯片200的底表面200b可以用作有源表面，并且第一半导体芯片200的顶表面200a可以用作非有源表面。第一贯穿通路220可以穿透第一半导体芯片200并可以电连接到第一电路图案层210。在某些实施例中，多个第一贯穿通路220可以存在于第一半导体芯片200中。
[0034]第二半导体芯片300可以安装在第一半导体芯片200的顶表面200a上。例如，第二半导体芯片300可以通过第一连接焊盘231和第一连接凸块233电连接到第一半导体芯片200。第一连接凸块233可以包括导电材料(例如，金属)。第二绝缘图案520可以提供在第一半导体芯片200和第二半导体芯片300之间。
[0035]第二半导体芯片300可以包括第二电路图案层310和第二贯穿通路320。第二电路图案层310可以设置为邻近于第二半导体芯片310的底表面300b。第一导电焊盘313可以设置在第二半导体芯片300的底表面300b上。第一导电焊盘313可以连接到第一连接凸块233。在某些实施例中，第二半导体芯片300可以包括硅材料或者其上可形成半导体器件的其它材料。
[0036]第一连接焊盘231可以设置在第一半导体芯片200的顶表面200a上并可以电连接到第一贯穿通路220。第一连接焊