半导体装置及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
【背景技术】
[0002]随着半导体器件的不断小型化，沟道将趋于采用诸如锗(Ge)或硅锗(SiGe)的材料，以获得更高的载流子迁移率。已经提出了一种Ge沟道的鳍片式场效应晶体管(FinFET)，但并未公开有效率的制造工艺流程。
[0003]另一方面，FinFET的沟道停止层的特性对于器件性能是一个重要的因素。然而，隔离用的浅沟槽的填充以及填充后的浅沟槽隔离(STI)的退火通常需要在高温(例如，约1050°C )下进行相对长的时间(例如，20分钟)，这会造成后来将用作FinFET的沟道停止层的杂质区的宽的杂质分布。沟道停止层的宽的分布会导致随机的掺杂剂分布的波动(Random Dopant Fluctuat1n),并使得阈值电压不期望地在较大的范围上分布。
[0004]因此，期望在FinFET中获得具有陡峭的杂质分布的沟道停止层。
[0005]概述
[0006]根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括:提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
[0007]在一个实施方式中，所述提供衬底结构的步骤包括:提供包括第一半导体材料层的衬底；对衬底引入掺杂剂，以在所述第一半导体材料层中形成杂质层，所述杂质层具有第一杂质分布；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区以及在所述初始第一半导体材料区中的初始杂质区；以及刻蚀所述初始鳍片结构直至去除所述初始杂质区的一部分，从而形成所述第一鳍片结构。
[0008]在一个实施方式中，所述提供衬底结构的步骤包括:提供包括第一半导体材料层的衬底；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区；刻蚀所述初始鳍片结构直至去除所述初始第一半导体材料区的至少一部分；在刻蚀后的第一半导体材料区上生长第三半导体材料，以形成中间鳍片结构；以及对所述中间鳍片结构引入掺杂剂，以形成所述杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，从而形成所述第一鳍片结构。
[0009]在一个实施方式中，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模；所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。
[0010]在一个实施方式中，所述方法还包括:去除隔离区的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面。
[0011]在一个实施方式中，所述第二半导体材料包括下列材料之一:SiGe、S1、Ge。在一个实施方式中，所述形成第二半导体材料包括下列之一:a)在包括由SiGe形成的顶部的第一鳍片结构上生长或选择性沉积Ge ；b)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积Si ；c)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积SiGe ；d)在被蚀刻了的由Ge形成的第一鳍片结构上生长或选择性沉积Ge ;以及e)在被蚀刻了的由SiGe形成的第一鳍片结构上生长或选择性沉积Ge。
[0012]在一个实施方式中，所述杂质区的顶部部分具有最高的杂质浓度。在一个实施方式中，所述杂质区用于形成沟道停止层。在一个实施方式中，所述SiGe中Ge的浓度为40原子％至75原子％。
[0013]根据本公开的另一个实施例，提供了一种半导体装置，包括:衬底上的鳍片结构以及用于隔离鳍片结构的隔离区；所述鳍片结构包括:第一半导体材料区，在所述第一半导体材料区上形成的第二半导体材料区，以及杂质区，至少包括所述第一半导体材料区的上部，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度。
[0014]在一个实施方式中，所述隔离区的上表面高于所述杂质区的浓度最高的部分。在一个实施方式中，所述杂质区的顶部部分具有最高的杂质浓度。
[0015]在一个实施方式中，所述第二半导体材料包括下列材料之一:SiGe、S1、Ge。在一个实施方式中，所述第一半导体材料区包括Si，所述第二半导体材料区包括下列之一:SiGe、Si。在一个实施方式中，所述第一半导体材料区包括SiGe，所述第二半导体材料区包括Ge。
[0016]在一个实施方式中，所述杂质区用于形成沟道停止层。在一个实施方式中，所述SiGe中Ge的浓度为40原子％至75原子％。
[0017]在一个实施方式中，所述杂质区还包括所述第二半导体材料区的下部。
[0018]因此，根据本公开的一个实施例，提供了一种新的FinFET及其制造工艺。根据本公开的另外的一个实施例，提供了一种具有陡峭的杂质分布的沟道停止层的FinFET及其制造方法。
[0019]根据本公开的不同实施方式，还可以实现至少下列效果中一项或多项:提高器件性能，提高了器件可靠性，使得工艺流程相对简单，和/或降低了成本。
[0020]通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
【附图说明】
[0021]附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中:
[0022]图1是根据本公开一个实施例的半导体装置的制造方法的简化流程图；
[0023]图2是本公开一个实施例的衬底结构的示意截面图，该衬底结构包括第一鳍片结构，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区；
[0024]图3、4、5、6A和6B是示出根据本公开的一些实施例的形成图2的衬底结构的工艺过程的示意截面图；
[0025]图7A和7B示出了根据不同实现方式的第一鳍片结构的杂质区的杂质浓度分布；
[0026]图8-13是示出根据本公开另一些实施例的形成图2的衬底结构的工艺过程的示意截面图；
[0027]图14是示出在第一鳍片结构上形成第二半导体材料以形成第二鳍片结构的示意截面图；
[0028]图15是示出去除隔离区的一部分的示意截面图；
[0029]图16是根据本公开另一实施例的形成半导体装置的方法的示意流程图；以及
[0030]图17是根据本公开又一实施例的形成半导体装置的方法的示意流程图。
【具体实施方式】
[0031]现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
[0032]此外，应当理解，为了便于描述，附图中所示出的