还包括:在步骤711，在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
[0068]因此，本公开的实施例还提供了一种半导体装置，其可以包括衬底上的鳍片结构1403以及用于隔离鳍片结构1403的隔离区202。鳍片结构1403可以包括:第一半导体材料区211、在第一半导体材料区211上的第二半导体材料区1401、以及杂质区221。杂质区221至少包括第一半导体材料区211的上部。优选地，杂质区221上半部的杂质浓度基本高于下半部的杂质浓度。在一个实例中，杂质区221的顶部部分可以具有最高的杂质浓度。
[0069]在一个实施例中，杂质区221还可以包括第二半导体材料区1401的下部。
[0070]在一个实例中，隔离区的上表面优选高于杂质区221中的浓度最高的部分。
[0071]优选地，所述第二半导体材料为下列材料之一:SiGe、S1、Ge。
[0072]在一个实例中，第一半导体材料区211可以包括Si，第二半导体材料区1401可以包括下列之一:SiGe以及Si。在一个实例中，第一半导体材料区211可以包括SiGe，例如，该SiGe可以生长在Si材料上；第二半导体材料区1401可以包括Ge。在一个具体示例中，SiGe中Ge的浓度可以为约40原子％至75原子％，例如可以为约55原子％。
[0073]在本公开的一些实例中，杂质区可以用于形成沟道停止层。
[0074]至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。
【主权项】
1.一种半导体装置的制造方法，其特征在于，所述方法包括: 提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；以及在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。2.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括: 提供包括第一半导体材料层的衬底； 对衬底引入掺杂剂，以在所述第一半导体材料层中形成杂质层，所述杂质层具有第一杂质分布； 在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区以及在所述初始第一半导体材料区中的初始杂质区；以及 刻蚀所述初始鳍片结构直至去除所述初始杂质区的一部分，从而形成所述第一鳍片结构。3.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括: 提供包括第一半导体材料层的衬底； 在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区； 刻蚀所述初始鳍片结构直至去除所述初始第一半导体材料区的至少一部分； 在刻蚀后的第一半导体材料区上形成第三半导体材料，以形成中间鳍片结构；以及对所述中间鳍片结构引入掺杂剂，以形成所述杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，从而形成所述第一鳍片结构。4.根据权利要求2所述的方法，其特征在于，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模； 所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。5.根据权利要求3所述的方法，其特征在于，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模； 所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。6.根据权利要求1所述的方法，其特征在于，所述方法还包括: 去除隔离区的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面。7.根据权利要求1所述的方法，其特征在于，所述第二半导体材料包括下列材料之一:SiGe、S1、Ge。8.根据权利要求1所述的方法，其特征在于，所述形成第二半导体材料包括下列之一: a)在包括由SiGe形成的顶部的第一鳍片结构上生长Ge； b)在由Si形成的第一鳍片结构上生长或选择性沉积Si； c)在由Si形成的第一鳍片结构上生长或选择性沉积SiGe； d)在由Ge形成的第一鳍片结构上生长或选择性沉积Ge;以及 e)在由SiGe形成的第一鳍片结构上生长或选择性沉积Ge。9.根据权利要求1所述的方法，其特征在于，所述杂质区的顶部部分具有最高的杂质浓度。10.根据权利要求1所述的方法，其特征在于，所述杂质区用于形成沟道停止层。11.根据权利要求8所述的方法，其特征在于， 所述SiGe中Ge的浓度为40原子％至75原子％。12.—种半导体装置，其特征在于，包括: 衬底上的鳍片结构以及用于隔离鳍片结构的隔离区； 所述鳍片结构包括: 第一半导体材料区， 在所述第一半导体材料区上的第二半导体材料区，以及 杂质区，至少包括所述第一半导体材料区的上部，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度。13.根据权利要求12所述的装置，其特征在于， 所述隔离区的上表面高于所述杂质区的浓度最高的部分。14.根据权利要求12所述的装置，其特征在于，所述杂质区的顶部部分具有最高的杂质浓度。15.根据权利要求12所述的装置，其特征在于，所述第二半导体材料包括下列材料之一:SiGe、S1、Ge。16.根据权利要求12所述的装置，其特征在于， 所述第一半导体材料区包括Si，所述第二半导体材料区包括下列之一:SiGe、Si。17.根据权利要求12所述的装置，其特征在于， 所述第一半导体材料区包括SiGe，所述第二半导体材料区包括Ge。18.根据权利要求12所述的装置，其特征在于，所述杂质区用于形成沟道停止层。19.根据权利要求17所述的装置，其特征在于， 所述SiGe中Ge的浓度为40原子％至75原子％。20.根据权利要求12所述的装置，其特征在于， 所述杂质区还包括所述第二半导体材料区的下部。
【专利摘要】本发明公开了一种半导体装置及其制造方法。所述方法包括：提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；以及在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
【IPC分类】H01L21/336, H01L29/06, H01L29/78
【公开号】CN105448721
【申请号】CN201410371055
【发明人】三重野文健
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月30日
【申请日】2014年7月31日
【公告号】US20160035826