属互联线102C和金属互联线102B上的部分的尖锐程度，造成等离子诱发损伤(Plasma Induce Damage简称PID)，导致高密度等离子沉积物(如掺F氟元素的硅玻璃)可能会无法在该不规则形状结构的叠层110上形成较好的接合面，而且也会影响器件的电学参数，因为后续还有可能需要在高密度等离子沉积物中形成对准金属互联线102C和金属互联线102B的通孔(内部填充金属)用于电气连接。总之，叠层110的不希望产生的畸变的形状是需要极力避免的，因为它会从方方面面恶化整个器件的物理结构并给器件的正常运行带来负面影响。
[0033]参见图3A，先行执行与图1A?IB相同的工序，但是与该实施方式略有不同的是，第一介质层103和上部金属层104同步被执行刻蚀和图案化。经过对比会发现图1A?IB中刻蚀停止在第一介质层103上，使第一介质层103未被光刻胶105遮挡住的区域被略微减薄但依然存在，第一介质层103被光刻胶105遮挡住的区域则直接保持原始厚度。然而在图3A中，刻蚀停止在下部金属层102的上表面，也即除了上部金属层104未被光刻胶105遮挡住的区域完全被蚀刻掉之外，第一介质层103未被光刻胶105遮挡住的区域也完全被蚀刻掉而没有任何保留。最终上部金属层104图案化之后形成位于光刻胶105下方的一个上部电容极板104A，第一介质层103图案化之后形成位于上部电容极板104A下方的一个层间介质层103A，这也即第一介质层103和上部金属层104的图案化过程。其后还沉积一层第一绝缘层201，例如采用二氧化硅或氮化硅等绝缘材料，注意第一绝缘层201覆盖在下部金属层102的裸露出来的上表面之上，这里下部金属层102的裸露出来的部分也即它没有被层间介质层103A和上部电容极板104A遮挡住的区域，并且第一绝缘层201还覆盖在层间介质层103A和上部电容极板104A两者各自的侧壁上。第一绝缘层201有两个主要用途，其一是形成侧墙其二是覆盖在下部金属层102的裸露上表面上。当第一绝缘层201被反向垂直刻蚀之后，也即执行全面回刻(Blanket etching)可在层间介质层103A和上部电容极板104A两者各自的侧壁上形成一个期望的侧墙201A结构，同时藉由干法回刻使第一绝缘层201覆盖在上部电容极板104A之上的部分被清除掉，但是下部金属层102没有被层间介质层103A和上部电容极板104A遮挡住的区域上方的第一绝缘层201则被保留下来，由于在厚度上被部分刻蚀的缘故，第一绝缘层201位于下部金属层102的上表面上的部分的厚度相对它的原始厚度也会减少。
[0034]参见图3B，可以沉积一层或者更多层的绝缘材料，从而覆盖住上部电容极板104A和侧墙201A，与此同时，保留在下部金属层102的上表面上方的而且是被减薄后的那一部分第一绝缘层201也被一层或者更多层的绝缘材料覆盖。为了示范性的阐释，图3B仅仅展示了一层绝缘材料，后文将定义为第二绝缘层202，该第二绝缘层202可以是一层无机薄膜，例如可以采用氮氧化硅薄膜(S10N)。之后再在第二绝缘层202上方旋涂一层光致抗蚀剂也即光刻胶层203，如图3C所示，经过光刻工艺的曝光显影之后，在光刻胶层203中形成若干开口图案。在图3C中，第一绝缘层201被减薄的那一部分区域和第二绝缘层202这两者叠加在一起形成一个叠层208，该叠层208位于下部金属层102的没有与上部电容极板104A相交叠的那一部分区域上方。利用保留的并带有开口图案的光刻胶层203作为掩膜藉此来刻蚀叠层208从光刻胶层203中所暴露出来的区域，从而可以在这个叠层208中定义若干开口 210。之后继续刻蚀下部金属层102从叠层208的那些开口 210处暴露出来的一些局部区域，如图3D所示，并且该刻蚀一直持续到最终按照希望的方式图案化下部金属层102，例如至少需要形成一个下部电容极板102A和形成若干用于互连的金属互联线102C和102B等，如图3E所示。下部金属层102被刻蚀后形成其中的用于分割开下部金属层102的若干沟槽211，每个沟槽211实质上对应位于叠层208中的一个开口 210的正下方。下部金属层102交叠在上部电容极板104A下方的区域会形成一个下部电容极板102A，而下部金属层102的另一部分没有与上部电容极板104A相交叠的区域中则会形成一个或多个金属互联线102B和102C等，并且下部金属层102分割所得的下部电容极板102A的尺寸略大于上部电容极板104A。因为在刻蚀下部金属层102的步骤中，第一绝缘层201被减薄的那一部分区域和第二绝缘层202这两者叠加在一起形成的叠层208的厚度相对适宜，例如第一绝缘层201被减薄的那一部分的厚度在50?200埃左右，第二绝缘层202的厚度在150?450埃左右，而且侧墙201A附着在上部电容极板104A和层间介质层103A各自的侧壁处，即便当光刻胶层203在光刻后被移除或者在下部金属层102的图案化刻蚀步骤中被蚀刻而消耗之后，因为叠层208的存在，以及还有侧墙(Spacer)201A和第二绝缘层202的存在，即使产生了聚合物却也不容易附着在上部电容极板104A的侧壁上从而不至于将上部电容极板104A和下部电容极板102A在侧壁处短接。图3E中的叠层208不像图2C的叠层110的那么厚，对叠层208和下部金属层102的刻蚀也不需很长的时间。随着下部金属层102的刻蚀进程尽管可能会让从光刻胶203中暴露出来的叠层208的顶面略有损失，但是当下部金属层102完成图案化的时候，叠层208的顶面并不会发生如图2D那样的畸变，叠层2080位于金属互联线102C、102B上的那一部分两侧的边缘几乎不会被蚀刻掉，所以我们仍然可以认为叠层208的顶面此时是平坦化的顶面。后续会在第二绝缘层202上制备钝化物，如通过高密度等离子(high density plasma)沉积的方式生成沉积物220来覆盖第二绝缘层202，高密度等离子沉积物220的一部分还填充在沟槽211内。
[0035]参见图4A，与上文的各个实施例略有不同的是，在这个可选实施例中，该上部金属层102和/或下部金属层104是金属复合层而不是单层的金属结构，金属复合层104包括中间层金属(如铝铜合金、金属铜、金属钨等)104-2以及将中间金属104-2夹持在内的底层金属(如位于底部的氮化钛等)104-1和顶层金属(如位于顶部的氮化钛等)104-3。同样金属复合层102包括中间层金属(如铝铜合金、金属铜、金属钨等)102-2以及将中间金属102-2夹持在内的底层金属(如位于底部的氮化钛等)102-1和顶层金属(如位于顶部的氮化钛等)102-3。对应的MM电容如图4B所示，上部电容极板104A是由金属复合层104图案化而来所以它们的结构相同，同样金属互联线102B和102C及下部电容极板102A是由金属复合层102图案化而来所以它们的结构相同。此时第二绝缘层202直接覆盖和接触在上部电容极板104A顶部的顶层金属104-3上，第一绝缘层201直接覆盖和接触下部电容极板102A顶部的顶层金属102-3上，第一绝缘层201还直接覆盖和接触金属互联线102B和102C顶部的顶层金属102-3上。
[0036]参见图5A，与上文图4A?4B的实施例略有不同的是，在这个可选实施例中，在图案化上部金属层104之前，先行在上部金属层104上沉积一层第二介质层104-4，该第二介质层104-4可以是一层无机薄膜，例如可以采用氮氧化硅薄膜(S1N)。在这个可选实施例中，当对第一介质层103和上部金属层104执行刻蚀形成层间介质层103A和上部电容极板104A时，需要一并图案化第二介质层104-4而形成位于上部电容极板104A上方的一个顶部介质层104-4A，当回刻第一绝缘层201的时候，顶部介质层104-4A会从第一绝缘层201中裸露出来，如图5B所示。后续沉积的第二绝缘层202除了覆盖在第一绝缘层201被减薄的部分之上，还直接接触并覆盖在侧墙201A和顶部介质层104-4A之上，如图5C。除了这些区别方案，图5A?5C的其他流程与图3A?3F完全相同。
[0037]参见图6A，本发明提及的MM电容除了可以单独使用之外，还可以和带有集成电路的一个半导体衬底100集成在一起，带有集成电路的半导体衬底100是指衬底100中可以制备各种适宜的有源或无源元器件，而基底101就承载在一个该半导体衬底100上方。举一例来阐释此点，参见图6B所示，衬底100内集成有CMOS晶体管，在一个P导电