一种mim电容及其制备方法
【技术领域】
[0001]本发明涉及半导体器件的制备方法，更确切地说，是提供可抑制MM电容的上下极板互连产生漏电的MM电容制备方法，同时还在形成下极板时避免下极板所在的金属层之上的绝缘材料被刻蚀成不规则的形状。
【背景技术】
[0002]电容和电阻等被动元件被广泛应用于集成电路制作技术中，这些器件通常是采用标准的集成电路工艺，例如利用掺杂单晶硅或者是掺杂多晶硅以及氧化膜或氮氧化膜等制成平板式的极板，如PIP电容(Poly-1nsulator-Poly)或类似的电容。由于其组件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频电路中，随频率的上升器件的性能下降很快。MIM电容(Metal-1nsulator-Metal)的开发为解决这些问题提供了有效途径，该技术将电容制作在互连层也即后道工艺(Backend process)中，从而既可以与CMOS等类似的集成电路工艺相兼容，又可以通过拉远被动器件与导电衬底间的距离，从而完全克服寄生电容大以及器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了射频或其他领域集成电路中制作被动电容器件的主流方案。
[0003]然而MM电容的制作也存在一些缺陷，关于基本的MM电容结构可以参考已经公开的中国专利申请CN101577227A。在现有的M頂电容中，通常设置有下层金属结构及上层金属结构，该两层金属结构间利用绝缘物隔离，并通过通孔结构与下层金属结构及上层金属结构实现电气连接。从结构上分析，该下层金属结构及上层金属结构和它们之间的绝缘物形成了基本的MM电容，上层金属结构的尺寸一般小于下层金属结构，以便让通孔结构可以不被上层金属结构遮挡住而达到下层金属结构，如果上层金属结构的侧壁上附着有可导电的聚合物或者类似的导体，一个负面影响是，上层金属结构很容易通过聚合物与下层金属结构产生直接的电性连接而短路，产生暗电流，这是不期望发生的。
[0004]下层金属结构或者下极板通常是通过金属层刻蚀而来，这层金属层除了需要被划分成电容的下层金属结构或者下极板之外，还需要用于形成一些金属互联线，但是很遗憾的是金属互联线上方所覆盖的绝缘材料很容易被刻蚀成不规则的形状，从而给后续的用于保护芯片的钝化层的成型带来诸多不利。本发明将在下文中一一详细阐明解决方案。
【发明内容】
[0005]本发明涉及的一种MM电容的制备方法，包括以下步骤:步骤S1、在一个基底之上由下至上依次形成下部金属层、第一介质层、上部金属层;步骤S2、执行刻蚀工艺，图案化上部金属层形成一个上部电容极板，和刻蚀第一介质层形成保留在上部电容极板下方的层间介质层;步骤S3、沉积一个第一绝缘层覆盖在上部电容极板之上和覆盖在下部金属层的裸露上表面之上，上部电容极板和层间介质层各自的侧壁也被第一绝缘层所覆盖住;步骤S4、回刻第一绝缘层，以减薄位于下部金属层的上表面上方的第一绝缘层的厚度，同时将上部电容极板和层间介质层的侧壁处的第一绝缘层回刻成侧墙;步骤S5、沉积一层或者多层绝缘材料，覆盖住上部电容极板和侧墙，以及将保留在下部金属层的上表面上方的第一绝缘层予以覆盖;步骤S6、刻蚀第一绝缘层和它上方的一层或者多层绝缘材料，以便在它们中形成一个或多个开口以暴露出下部金属层的局部区域;步骤S7、藉由第一绝缘层和它上方的一层或者多层绝缘材料作为掩膜，刻蚀并图案化下部金属层，由下部金属层交叠在上部电容极板下方的区域形成下部电容极板，并在下部金属层未交叠在上部电容极板下方的区域中形成一个或多个金属互联线。
[0006]上述制备方法，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。
[0007]上述制备方法，在步骤SI中还在上部金属层的上方沉积形成了一个第二介质层，并且在步骤S2的刻蚀步骤中，一并图案化第二介质层而形成位于上部电容极板上方的一个顶部介质层。
[0008]上述制备方法，在步骤S3中位于上部电容极板上方的第一绝缘层直接覆盖在顶部介质层上，以及在步骤S5中位于上部电容极板上方的一层或者多层绝缘材料直接覆盖在顶部介质层上。
[0009]上述制备方法，在步骤S2对第一介质层的刻蚀过程中，除了保留位于上部电容极板下方的第一介质层以外，第一介质层的其他部分都被刻蚀移除掉。
[0010]上述制备方法，在步骤S4中利用各向异性的干法刻蚀回刻第一绝缘层，并且在步骤S4中完全移除第一绝缘层覆盖在上部电容极板上方的部分。
[0011]上述制备方法，在步骤S5中沉积形成一个为绝缘材料的第二绝缘层，第二绝缘层的材质和顶部介质层的材质相同。
[0012]本发明涉及的一种MM电容结构，包括:设置在一个基底之上的下部金属层；由下部金属层图案化所分割开而定义出的下部电容极板和金属互联线;设置在下部电容极板的上表面的局部区域之上的一个上部电容极板和位于上部电容极板、下部电容极板两者间的层间介质层;附着在上部电容极板及层间介质层各自侧壁处的电绝缘的侧墙。
[0013]上述的MM电容，还包括被图案化而分割开的第一绝缘层，其一部分区域附着在各金属互联线的上表面之上，以及另一部分区域还附着在下部电容极板的未被上部电容极板、层间介质层所覆盖住的上表面之上。
[0014]上述的MM电容，还包括被图案化而分割开的一层或者多层绝缘材料，一层或者多层绝缘材料中的一部分区域覆盖在位于各金属互联线上方的第一绝缘层之上，另一部分区域覆盖在位于下部电容极板上方的第一绝缘层之上，并且该另一部分区域还将侧墙和上部电容极板覆盖住。
[0015]上述的MM电容，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。
[0016]上述的MM电容，还包括叠加在上部电容极板上方的一个顶部介质层，并且侧墙同时附着在顶部介质层、上部电容极板及层间介质层各自侧壁处。
[0017]上述的MM电容，还包括叠加在上部电容极板上方的一个顶部介质层，侧墙同时还附着在顶部介质层的侧壁处，其中一层或者多层绝缘材料的该另一部分区域直接接触并覆盖在顶部介质层上。
[0018]上述的MBl电容，一层或者多层绝缘材料所采用的材质与顶部介质层的材质相同。
[0019]上述的MBl电容，该基底承载在一个带有集成电路的半导体衬底之上。
[0020]上述的MM电容，在垂直方向上于该半导体衬底上方设置有相互交替间隔配置的多层绝缘基底和多层金属互连层，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底，其中MM电容的该下部金属层是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。
[0021]上述的MM电容，还包括覆盖在一层或者多层绝缘材料上方的高密度等离子沉积物，并且该高密度等离子沉积物还填充在用于分割开下部金属层的一个或多个沟槽内。
【附图说明】
[0022]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0023]图1A?ID是下部金属层在较薄的绝缘层覆盖的条件下被刻蚀的方案。
[0024]图2A?2D是下部金属层在较厚的绝缘层覆盖的条件下被刻蚀的方案。
[0025]图3A?3F是在上部电容极板的侧壁上附着侧墙的方案。
[0026]图4A?4B是上部金属层和下部金属层采用复合金属层的结构。
[0027]图5A?5C是上部和下部金属层采用复合金属层及上部金属层上覆盖介质层的方案。
[0028]图6A?6B是MD!电容支撑在一个带有集成电路的硅衬底上的基本架构。
【具体实施方式】
[0029]下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
[0030]参见图1A，在一个电绝缘的基底101之上形成有具良好导电性能的下部金属层102和位于下部金属层102上方的第一介质层103，第一介质层103是绝缘材料，以及在第一介质层103上方形成有具良好导电性能的上部金属层104。下部金属层102和上部金属层104将分别被用于制备MM电容