类型的阱区310中制备有N导电类型的源极区311和漏极区312，以及源极区311和漏极区312之间的阱区310的上方形成有栅极结构313，也即形成一个NMOS晶体管301。在一个N导电类型的阱区320中制备有P导电类型的源极区321和漏极区322，以及源极区321和漏极区322之间的阱区320的上方形成有栅极结构323，也即形成一个PMOS晶体管302。而且P型阱区310和N型阱区320通过浅沟槽隔离结构STI隔开。半导体衬底100的上方覆盖有绝缘的硼磷硅玻璃BPSG或相类似的绝缘基底，在硼磷娃玻璃的上方形成金属互连层(interconnect 1n metal layer) 330，金属互连层330也可以被称之为第一层金属互连层(Ml)，匪OS晶体管301和PMOS晶体管302的各个电极可以通过通孔340内填充的金属材料电性连接到金属互连层330中的一部分连线上。当然，在垂直方向上，可以在半导体衬底100的上方制备更多层次的金属互连层和绝缘基底(也可以用层间绝缘层或类似的术语来表述绝缘基底)，而且多层绝缘基底和多层金属互连层相互交替间隔配置，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底。从而以这种方式将半导体衬底100中的元器件的电极通过各层互连层来耦合引导到外部。本发明涉及到的MM电容的该下部金属层102例如可以是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。譬如假设有(Ml?M4)四层金属互连层，其中Ml位于它们当中的最底层而M2次之，并且M3在M2上方而M4在M3上方，那么下部金属层102就可以是最上方的金属层M4，这样在制备电容时就不会影响常规的工序。另外值得说明的是，图6B仅仅是为了证明本发明的MM电容可以和带有集成电路的半导体衬底100进行高度集成，而不意味着MM电容仅仅限制于与CMOS进行集成。例如半导体衬底100中还可以集成的是结型场效应晶体管或双极性晶体管等，或是带有沟槽式的栅极而不是平面型的栅极的晶体管等，或是集成电阻电感等无源器件而不是有源器件等，或是集成数字电路和/或模拟电路和/或存储器件等，总之，这里的半导体衬底100中可以制备任何现有的集成电路(Integratedcircuit)的各种元器件。
[0038]以上，通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【主权项】
1.一种MIM电容的制备方法，其特征在于，包括以下步骤: 步骤S1、在一个基底之上由下至上依次形成下部金属层、第一介质层、上部金属层； 步骤S2、执行刻蚀工艺，图案化上部金属层形成一个上部电容极板，和刻蚀第一介质层形成保留在上部电容极板下方的层间介质层； 步骤S3、沉积一个第一绝缘层覆盖在上部电容极板之上和覆盖在下部金属层的裸露上表面之上，上部电容极板和层间介质层各自的侧壁也被第一绝缘层所覆盖住； 步骤S4、回刻第一绝缘层，以减薄位于下部金属层的上表面上方的第一绝缘层的厚度，同时将上部电容极板和层间介质层的侧壁处的第一绝缘层回刻成侧墙； 步骤S5、沉积一层或者多层绝缘材料，覆盖住上部电容极板和侧墙，以及将保留在下部金属层的上表面上方的第一绝缘层予以覆盖； 步骤S6、刻蚀第一绝缘层和它上方的一层或者多层绝缘材料，以便在它们中形成一个或多个开口以暴露出下部金属层的局部区域； 步骤S7、藉由第一绝缘层和它上方的一层或者多层绝缘材料作为掩膜，刻蚀并图案化下部金属层，由下部金属层交叠在上部电容极板下方的区域形成下部电容极板，并在下部金属层未交叠在上部电容极板下方的区域中形成一个或多个金属互联线。2.根据权利要求1所述的一种MM电容的制备方法，其特征在于，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。3.根据权利要求1所述的一种MM电容的制备方法，其特征在于，在步骤SI中还在上部金属层的上方沉积形成了一个第二介质层，并且在步骤S2的刻蚀步骤中，一并图案化第二介质层而形成位于上部电容极板上方的一个顶部介质层。4.根据权利要求3所述的一种MM电容的制备方法，其特征在于，在步骤S3中位于上部电容极板上方的第一绝缘层直接覆盖在顶部介质层上，以及在步骤S5中位于上部电容极板上方的一层或者多层绝缘材料直接覆盖在顶部介质层上。5.根据权利要求1所述的一种MIM电容的制备方法，其特征在于，在步骤S2对第一介质层的刻蚀过程中，除了保留位于上部电容极板下方的第一介质层以外，第一介质层的其他部分都被刻蚀移除掉。6.根据权利要求1所述的一种MIM电容的制备方法，其特征在于，在步骤S4中利用各向异性的干法刻蚀回刻第一绝缘层，并且在步骤S4中完全移除第一绝缘层覆盖在上部电容极板上方的部分。7.根据权利要求3所述的一种MIM电容的制备方法，其特征在于，在步骤S5中沉积形成一个为绝缘材料的第二绝缘层，第二绝缘层的材质和顶部介质层的材质相同。8.一种M頂电容，其特征在于，包括: 设置在一个基底之上的下部金属层； 由下部金属层图案化所分割开而定义出的下部电容极板和金属互联线； 设置在下部电容极板的上表面的局部区域之上的一个上部电容极板和位于上部电容极板、下部电容极板两者间的层间介质层； 附着在上部电容极板及层间介质层各自侧壁处的电绝缘的侧墙。9.根据权利要求8所述的一种MM电容，其特征在于，还包括被图案化而分割开的第一绝缘层，其一部分区域附着在各金属互联线的上表面之上，以及另一部分区域还附着在下部电容极板的未被上部电容极板、层间介质层所覆盖住的上表面之上。10.根据权利要求9所述的一种MM电容，其特征在于，还包括被图案化而分割开的一层或者多层绝缘材料，一层或者多层绝缘材料中的一部分区域覆盖在位于各金属互联线上方的第一绝缘层之上，另一部分区域覆盖在位于下部电容极板上方的第一绝缘层之上，并且该另一部分区域还将侧墙和上部电容极板覆盖住。11.根据权利要求8所述的一种MM电容，其特征在于，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属O12.根据权利要求8所述的一种MM电容，其特征在于，还包括叠加在上部电容极板上方的一个顶部介质层，并且侧墙同时附着在顶部介质层、上部电容极板及层间介质层各自侧壁处。13.根据权利要求10所述的一种MM电容，其特征在于，还包括叠加在上部电容极板上方的一个顶部介质层，侧墙同时还附着在顶部介质层的侧壁处，其中一层或者多层绝缘材料的该另一部分区域直接接触并覆盖在顶部介质层上。14.根据权利要求13所述的一种MIM电容，其特征在于，一层或者多层绝缘材料所采用的材质与顶部介质层的材质相同。15.根据权利要求8所述的一种MM电容，其特征在于，该基底承载在一个带有集成电路的半导体衬底之上。16.根据权利要求15所述的一种MIM电容，其特征在于，在垂直方向上于该半导体衬底上方设置有相互交替间隔配置的多层绝缘基底和多层金属互连层，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底，其中MM电容的该下部金属层是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。17.根据权利要求10所述的一种MM电容，其特征在于，还包括覆盖在一层或者多层绝缘材料上方的高密度等离子沉积物，并且该高密度等离子沉积物还填充在用于分割开下部金属层的一个或多个沟槽内。
【专利摘要】本发明涉及半导体器件的制备方法，是提供可抑制MIM电容的上下极板互连产生漏电的MIM电容制备方法，同时还在形成下极板时避免下极板所在的金属层之上的绝缘材料被刻蚀成不规则的形状。在一个基底之上由下至上依次形成下部金属层、第一介质层和上部金属层，上部金属层被图案化成一个上部电容极板，下部金属层被图案化成一个下部电容极板，第一介质层被刻蚀成上下电容基板间的层间介质层。
【IPC分类】H01L23/522, H01L21/02
【公开号】CN105632897
【申请号】CN201610100039
【发明人】赵仲文
【申请人】中航（重庆）微电子有限公司
【公开日】2016年6月1日
【申请日】2016年2月23日