高密度电路薄膜的制作方法
【技术领域】
[0001]本实用新型涉及一种高密度电路薄膜，特别是有关于一种晶片封装用高密度电路薄膜；结构内不含娃插入层(silicon interposer)也不含玻璃插入层(glassinterposer)。
【背景技术】
[0002]如图1所示，美国专利US2014/0102777A1公开了一种包含有硅插入层(siliconinterposer) 20的封装基材(package substrate)。娃插入层20具有四个垂直边206，封装材料22包裹着硅插入层20且围绕着四个垂直边206。复数个纵向导通金属200设置于硅插入层20中。绝缘内衬201设置于纵向导通金属200与硅插入层20的中间，提供电性绝缘。上层电路重新布线层21设置于硅插入层20的上方，复数个金属垫210裸露于上方。金属垫210上方为晶片端(chip side)提供晶片(图中未表示)安置用。电路增层25设置于硅插入层20的下方，具有复数个金属垫220设置于下方。复数个锡铅球4设置于下方，每一个锡铅球4分别设置于一个对应的金属垫220的下方。
[0003]晶片封装需求愈来愈薄，一个新的技艺必须被开发。本实用新型便是一个新的封装，其中免除了前述晶片封装中硬质玻璃插入层20或是硬质硅插入层20，使得晶片封装变得更薄。
【实用新型内容】
[0004]针对现有技术的上述不足，根据本实用新型的实施例，希望提供一种使得晶片封装变得更薄，能满足晶片封装愈来愈薄之需求的高密度电路薄膜。根据实施例，本实用新型提供的一种高密度电路薄膜，包含下层电路重新布线层和上层电路重新布线层，其中:
[0005]下层电路重新布线层具有下层电路与下层绝缘层，下层电路具有复数个第一下层金属垫和复数个第一上层金属垫，第一下层金属垫的密度高于第一上层金属垫的密度；
[0006]上层电路重新布线层设置于下层电路重新布线层的上方，具有上层电路与上层绝缘层，上层电路具有复数个第二下层金属垫与第二上层金属垫，第二下层金属垫电性耦合于第一上层金属垫，第二下层金属垫的密度高于第二上层金属垫的密度。
[0007]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含至少一颗晶片，该晶片电性耦合至第一下层金属垫。
[0008]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含封装材料，该封装材料封装所述晶片。
[0009]根据一个实施例，本实用新型前述高密度电路薄膜中，封装材料具有一个底面与所述晶片的底面为共平面。
[0010]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含复数个锡铅球，每一个锡铅球分别安置于对应的第二上层金属垫上。
[0011]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含纤维增强材料，该纤维增强材料填充于下层绝缘层和/或上层绝缘层中。
[0012]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含第三上层电路重新布线层，第三上层电路重新布线层设置于上层电路重新布线层的上方，具有第三上层电路与第三上层绝缘层，第三上层电路具有复数个第三下层金属垫与复数个第三上层金属垫，第三下层金属垫电性耦合于第二上层金属垫，且第三下层金属垫的密度高于第三上层金属垫的密度。
[0013]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含一个纳米晶片，该纳米晶片电性耦合于第一下层金属垫。
[0014]根据一个实施例，本实用新型前述高密度电路薄膜中，下层电路依据电路设计准则0.1-0.2um制成；上层电路依据电路设计准则l_2um制成；第三上层电路依据电路设计准则10_20um制成。
[0015]根据一个实施例，本实用新型前述高密度电路薄膜中，第一下层金属垫的密度是第一上层金属垫的8-12倍；第二下层金属垫的密度是第二上层金属垫的8-12倍；第三下层金属垫的密度是第三上层金属垫的8-12倍。
[0016]根据一个实施例，本实用新型前述高密度电路薄膜中，进一步包含纤维增强材料，该纤维增强材料填充于下层绝缘层、上层绝缘层和/或第三上层绝缘层中。
[0017]相对于现有技术，如随后的实施例所述，本实用新型技术方案包含下层电路重新布线层RDLl以及上层电路重新布线层RDL2，上层电路重新布线层RDL2制作于下层电路重新布线层RDLl上方。下层电路重新布线层RDLl系依据积体电路设计准则(IC designrules)制成，具有下层电路与下层绝缘层；下层电路具有复数个第一下层金属垫以及复数个第一上层金属垫；其中第一下层金属垫的密度高于第一上层金属垫。上层电路重新布线层RDL2，系依据印刷电路板设计准则(PCB design rules)所制成，具有上层电路与上层绝缘层，上层电路具有复数个第二下层金属垫与复数个第二上层金属垫；其中第二下层金属垫电性耦合于第一上层金属垫，且第二下层金属垫的密度高于第二上层金属垫。本实用新型免除了【背景技术】中的硬质玻璃插入层20或是硬质硅插入层20，使得晶片封装变得更薄，能满足晶片封装愈来愈薄之需求。
【附图说明】
[0018]图1是常见晶片封装基材的结构示意图。
[0019]图2A-2M是根据本实用新型实施例的高密度电路薄膜在制程的不同步骤的结构示意图。
[0020]图2N-2S是根据本实用新型实施例的晶片封装在制程的不同步骤的结构示意图。
[0021]图3是根据本实用新型实施例的高密度电路薄膜(一)的结构示意图。
[0022]图4是根据本实用新型实施例的高密度电路薄膜(二)的结构示意图。
[0023]图5是根据本实用新型实施例的高密度电路薄膜(三)的结构示意图。
[0024]其中:4为锡铅球；20为硅插入层；200为纵向导通金属；201为绝缘内衬；206为垂直边；21为上层电路重新布线层；210为金属垫；22为封装材料；220为金属垫；25为电路增层；RDL1、RDL2、RDL3为重新布线层；1为第一暂时承载器；31、311为释放层；32为种子层；33为光阻；341为金属垫；342为电路；343为金属垫；351、451为绝缘层；441为电路；442为金属垫；51为晶片；511为封装材料；52为锡铅球；521为绝缘层(抗焊漆)；53为散热单元；55为纤维增强材料；60为纳米晶片；B01、B02、M01、M02、T01、T02为金属垫。
【具体实施方式】
[0025]下面结合附图和具体实施例，进一步阐述本实用新型。这些实施例应理解为仅用于说明本实用新型而不用于限制本实用新型的保护范围。在阅读了本实用新型记载的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等效变化和修改同样落入本实用新型权利要求所限定的范围。
[0026]图2A-2M显示本实用新型的高密度电路薄膜制程一。
[0027]图2A显示一个第一暂时承载器I被准备了，第一释放层31涂布于第一暂时承载器I的上方；以及一个种子层32，例如钛/铜(Ti/Cu)，形成于第一释放层31的上方。
[0028]图2B显示一个图案化的光阻33形成于种子层32的上方。
[0029]图2C显示复数个第一下层金属垫341 (第一下层金属垫)形成于种子层32的上方。
[0030]图2D显示图案化的光阻33被移除了，然后复数个第一下层金属垫341呈现出来。
[0031]图2E显示金属垫341之间的种子层32被移除。
[0032]图2F显示电路342被形成，其系使用下层金属垫341作为起始，依据积体电路设计准则(ic design rules)制成；包含下述步骤:第一绝缘层351涂布于下层金属垫341的上方，然后，依据习知技艺制作电路342与绝缘层。
[0033]图2G显示复数个第一上层金属垫343被形成了，其制程包含:第二绝缘层352涂布于电路342的上方，复数个第一上层金属垫343借着习知技艺而制作完成。电路342以及复数个第一上层金属垫343系举例说明，依据设计需求，重新布线电路层可以有更多层，提供电路更复杂的重新布线。第一下层金属垫341、电路342、第一上层金属垫343、与绝缘层，构成第一重新布线电路层RDLl。
[0034]图2H显示第一暂时承载器I被移除了，产出第一重新布线电路层RDLl，然后，切割程序被执行，以产出复数个第一重新布线电路层RDLl个别单元。
[0035]图21显示第一重新布线电路层RDLl的个别单元
[0036]图2J显示第一暂时承载器II被准备了 ；第二释放层311涂布于第二暂时承载器II的上方；复数个第一重新布线电路层RDL1，设置于第二释放层311上方。
[0037]图2K显示第二下层金属垫441被形成，且系依据印刷电路板设计准则(PCBdesign rules)制成，且系以第一上层金属垫343作为起始，其制程包含:第三绝缘层451涂布于第一电路重新布线层RDLl的上方与周围，然后，依据习知技艺，制作第二下层金属垫441于第一电路重新布线层RDLl的上方。
[0038]本实用新型在PCB制程所使用的绝缘层，可以是Ajinomoto build-up films (ABF)或是 Pre-preg(PP)。
[0039]图2L显示复数个第二上层金属垫442被形成，其制程包含:第四绝缘层452涂布于第二下层金属垫441的上