金属膜保护的R2
[0073] 8--有导带膜覆盖的Rl
[0074] 9--有导带膜覆盖的R2
[0075] 10--有导带膜覆盖的R3
[0076] 图 5 中：
[0077] 1--方阻1薄膜电阻Rl
[0078] 2-方阻2薄膜电阻R2
[0079] 3-方阻3薄膜电阻R3
[0080] 4--衬底（基片）
[0081] 5--互联导带
[0082] ②隔离型隐性掩模法技术方案
[0083] 同样，设产品的平面化版图上三种不同方阻的薄膜电阻布局如图2所示，根据图2 的布局和互联图制备六个光刻版如图3所示。
[0084] 工艺流程如下：其过程示意图如图6所示。
[0085] 图6 :隔离型隐性掩模法过程示意图
[0086] 淀积掩模金属薄膜，米用1#光刻版、负性光刻胶、掩模金属膜腐蚀液光刻，在衬 底上留下掩模金属膜作为隔离型隐性掩模，开出待淀积方阻1薄膜电阻Rl的隔离窗口进行 隔尚。（图61)
[0087] 淀积方阻1电阻薄膜，采用1#光刻版、先用正性光刻胶、方阻1电阻薄膜腐蚀液光 亥IJ，后用负性光刻胶和掩模金属膜腐蚀液光刻，衬底上留下方阻1薄膜电阻图形R1。（图 6J)
[0088] 淀积掩模金属膜，采用2#光刻版、负性光刻胶、掩模金属膜腐蚀液光刻，衬底上留 下有待淀积方阻2薄膜电阻R2的隔离窗口的掩模金属膜，此时掩模金属膜也保护了下边的 方阻1薄膜电阻R1。（图6K)
[0089] 淀积方阻2电阻薄膜，采用2#光刻版、正性光刻胶、方阻2薄膜电阻材料腐蚀液光 亥IJ，光刻出方阻2薄膜电阻R2,衬底上留下方阻2薄膜电阻R2,此时掩模金属膜也保护了方 阻1薄膜电阻R1。（图6L)
[0090] 淀积掩模金属膜，米用4#光刻版，掩模金属膜腐蚀液，负性光刻胶光刻，在掩模金 属膜上开出待淀积方阻3薄膜电阻R3的隔离窗口，同时掩模金属膜保护了其下边的方阻1 和方阻2的薄膜电阻Rl和R2。（图6M)
[0091] 淀积方阻3电阻薄膜，采用4#光刻版，先用正性光刻胶、方阻3薄膜电阻材料腐蚀 液，光刻出方阻3薄膜电阻R3图形.后用负性光刻胶、掩模金属膜腐蚀液，将方阻1、方阻2 上的掩模金属膜去掉，衬底上留下方阻1薄膜电阻RU方阻2薄膜电阻R2、方阻3薄膜电阻 R3电阻图形。（图6N)
[0092] 淀积导带膜，采用5#光刻版、正性光刻胶、导带材料腐蚀液腐蚀，衬底上留下有导 带膜覆盖的三个方阻的薄膜电阻和互联导带膜。（图60)
[0093] 采用6#光刻版、负性光刻胶、导带材料腐蚀液腐蚀，去掉Rl、R2、R3上的导带膜，衬 底上留下了三个方阻的薄膜电阻及互联导带，实现了同一平面上集成三个不同方阻薄膜电 阻及互联导带。（图6P)
[0094] 其薄膜电阻结构剖面图也如图5所示。
[0095] 图 6 中：
[0096] 1-方阻1薄膜电阻Rl
[0097] 2-方阻2薄膜电阻R2
[0098] 3-方阻3薄膜电阻R3
[0099] 4--衬底（基片）
[0100] 5--导带
[0101] 6--掩模金属膜保护的Rl
[0102] 7--掩模金属膜保护的R2
[0103] 8--有导带膜覆盖的Rl
[0104] 9--有导带膜覆盖的R2
[0105] 10--有导带膜覆盖的R3
[0106] 11-隐性掩模金属膜
[0107] 12--待淀积方阻1薄膜电阻Rl的隔离窗口
[0108] 13--待淀积方阻2薄膜电阻R2的隔离窗口
[0109] 14--待淀积方阻3薄膜电阻R3的隔离窗口
[0110] 从以上可以看出，保护型隐性掩模和隔离型隐性掩模的工艺技术方案步骤基本相 同，所需光刻版也基本相同，使用者可以根据在工艺过程的实际情况灵活选用。
[0111] 本发明专利可以用在同一平面上集成多方阻薄膜电阻，也可以用在同一平面上集 成不同性能的复合导带膜的制作上。
[0112] 实用例：
[0113] XX产品电路较复杂，电路由三级放大器，高通滤波器，限幅器，增益控制器等单 元电路组成，电路元件多，电阻44支，阻值范围大且分散，从39 Ω~360K Ω。
[0114] 原产品衬底为Al2O3陶瓷基片，将ΚΩ级电阻采用2ΚΩ/□的Cr-Si电阻进行薄膜 集成，欧姆级电阻采用片式电阻外贴，产品体积为40X26X5. I = 5304mm3
[0115] 采用本发明的工艺技术路线对该电路产品重新设计集成化的平面化版图，在衬底 的同一平面上将44支电阻全部集成化。欧姆级电阻采用200Ω/ □的NiCr电阻集成，ΚΩ 级电阻采用2ΚΩ/ □的Cr-Si电阻集成。
[0116] 根据重新设计的路线平面化版图布局，设计了三块隐性掩模光刻版和一块互联导 带光刻版。选用Ti/W金属作为隐性掩模材料，采用隔离型隐性掩模法工艺流程。选用Ti/ W-Cu-Ti/W-Au作为互联导带。隐性掩模材料、两种方阻电阻、和互联导带均采用高频溅射工 艺成膜，采用Al2O3陶瓷基片作衬底，试制出的产品体积为35X 18. 9X5. 1 = 3373. 65mm3。
[0117] 可以看出，同一平面上集成多方阻电阻后，产品体积较原来只集成一个方阻产品 体积缩小了三分之一，效果明显。
[0118] 产品性能指标符合要求。
[0119] 王要技术指标为：
[0120] ①增益> 70dB
[0121] ②高通截止频率（20 ± I) KHz
[0122] ③滤波平坦度< ±0. 5dB
[0123] ④噪声彡60mV
[0124] ⑤增益控制范围60dB
[0125] ⑥工作温度-55°C~125°C
[0126] 附加说明
[0127] (一）关于隐性掩模材料的选择
[0128] 理论上，薄膜混合电路中常用金属材料如Cr、Cu、Ni、Ti/W、Al等都可以用来作为 隐性掩模材料，但是考虑到不同材料腐蚀液之间的影响以及与衬底材料工艺兼容性等因 素，隐性掩模金属材料要合适择优选择。
[0129] 根据我们的试验研究，建议陶瓷类衬底上集成Ni-CrXr-Si电阻时选用Cu和Ti/ W作为隐性掩模金属为宜，在有机聚合物衬底上（如聚酰亚胺）则应采用Ti/W为好。
[0130] (二）关于导带材料的选用
[0131] 目前，薄膜混合电路中Ni-Cr电阻采用Cr-Au或Ni-Au复合导带，Cr-Si电阻则采 用Cr-Cu-Cr-Au或Cr-Cu-Ni-Au复合导带，如果按照传统的电阻导带组合，势必增加工艺的 复杂性。为了简化工艺，我们试验研究一种新型复合导带Ti/W-Cu-Ti/W-Au，这种复合导带 与Ni-Cr电阻、Cr-Si电阻以及TaN电阻均能匹配，我们建议在集成多方阻电阻时，导带材 料统一采用Ti/W-Cu-Ti/W-Au为宜，这样薄膜混合集成电路中常用典型三个方阻电阻都能 采用，并使工艺大为简化。
【主权项】
1. 在衬底上淀积金属薄膜，采用光刻工艺，在衬底上制作隐性掩模的工艺技术方案，实 现在薄膜集成电路产品的衬底的同一平面上集成多方阻的薄膜电阻及其互联，其特征包括 以下步骤： A、 根据待要集成化的电子线路产品性能要求，选定若干个不同方阻的薄膜电阻材料， 对电子线路中的电阻进行多方阻薄膜电阻的集成，在衬底的同一平面上进行布局，设计产 品集成的平面化版图； B、 根据设计的产品平面化版图，设计并制作不同方阻薄膜电阻的光刻版和相应的不同 方阻薄膜电阻的隐性掩模光刻版以及互联导体光刻版； C、 根据本发明专利说明书中所述的保护型隐性掩模法或隔离型隐性掩模法的工艺流 程，在工艺流程的不同阶段选用合适的金属材料作为隐性掩模材料，淀积在衬底上，通过光 刻工艺分别制作不同方阻薄膜电阻的隐性掩模； D、 利用隐性掩模的保护或隔离作用，在衬底的同一平面上淀积光刻不同方阻的电阻薄 膜； E、 在衬底上淀积金属导带薄膜，并光刻互联导带及电阻图形，实现在衬底的同一平面 上不同位置集成多方阻薄膜电阻及其互联。2. 根据权利1所述的在衬底上淀积金属薄膜，采用光刻工艺在衬底上制作隐性掩模的 技术方案，在衬底的同一平面上集成的多方阻薄膜电阻。其膜电阻结构特征是：不同方阻的 薄膜电阻均是各个不同方阻的单一电阻材料薄膜，薄膜电阻的引出端电极也均是导带膜和 各个不同方阻单一电阻膜叠加组成。
【专利摘要】一种在衬底的同一平面上集成多方阻薄膜电阻的实用化的工艺技术，采用这种技术方案能够在衬底的同一平面的任意位置上集成多个不同方阻的薄膜电阻和互联导带，提高了薄膜混合集成电路的集成度，进一步缩小薄膜混合集成电路产品的体积、减轻重量，从而能进一步提高薄膜混合集成电路整体性能和可靠性。
【IPC分类】H01L21/782, H01L21/02
【公开号】CN105226019
【申请号】CN201410264222
【发明人】不公告发明人
【申请人】北京飞宇微电子有限责任公司
【公开日】2016年1月6日
【申请日】2014年6月12日