像素阵列的制作方法

专利名称：像素阵列的制作方法
技术领域：
本发明是有关于一种显示阵列，且特别是有关于一种像素阵列。
背景技术：
为因应现代产品高速度、高效能、且轻薄短小的要求，各电子零件皆积 极地朝体积小型化发展。各种携带式电子装置也已渐成主流，例如笔记本
电脑(NoteBook)、移动电话(Cell Phone)、电子辞典、个人数字助理器(Personal Digital Assistant, PDA)、上网机(web pad)及平板型电脑(Tablet PC)等。对于携 带式电子装置的影像显示器而言，为了符合产品趋向小型化的需求，具有空 间利用效率佳、高画质、低消耗功率、无辐射等优越特性的平面显示器，目 前己被广为使用。
一般而言，平面显示器中主要是由一显示面板以及多个驱动芯片(Driver IC)所构成，其中显示面板上具有像素阵列，而像素阵列中的像素是通过对应 的扫描线以及对应的数据线所驱动。为了使得平面显示器的产品更为普及， 业者皆如火如荼地进行降低成本作业，近年来一种数据驱动芯片减半(half source driver)的技术被提出，其主要是利用像素阵列上的布局来降低数据驱动 芯片的使用量。
在已知一种数据驱动芯片减半的技术中，其主要是利用同一条数据线来 传递二像素所对应的数据信号，藉此来縮减数据线的布局数量，并降低数据 驱动芯片的使用量。
随着平面显示器的品质(例如高解析度)需求逐渐提高，所需数据驱动 芯片的使用量也就愈来愈大。然而，由于数据驱动芯片的造价较为昂贵，且
5数据驱动芯片所处理的信号较为复杂、耗电量较高，为了符合消费者对于平 面显示器具有朝向低价以及高品质的期待，因此若能进一步以较少的数据驱 动芯片来达到较高显示品质，将使得平面显示器更具有市场竞争力。

发明内容
本发明提供一种像素阵列，其具有曲折排列的数据线，可以降低数据线 的布局数，并减少外接数据驱动芯片的数量。
本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及多个像
素。其中，数据线与扫描线相交。像素与扫描线以及数据线连接，排列于第n
列中的各像素包括第一子像素、第二子像素以及第三子像素。第一子像素包
括一第一晶体管与一第一像素电极，其中第一晶体管的一第一栅极与第n-l 条扫描线连接，而第一晶体管的一第一漏极与第一像素电极连接。第二子像 素包括一第二晶体管与一第二像素电极，其中第二晶体管的一第二栅极与第n 条扫描线连接，而第二晶体管的一第二漏极与第二像素电极以及第一晶体管 的一第一源极连接。第三子像素包括一第三晶体管与一第三像素电极，其中 第三晶体管的一第三栅极与第n+l条扫描线连接，而第三晶体管的一第三漏 极与第三像素电极以及第二晶体管的一第二源极连接，且第三晶体管的一第 三源极与其中一条数据线连接。
在本发明的一实施例中，上述的与同一条数据线连接的像素仅分布于所 述条数据线的同侧。
在本发明的一实施例中，上述的各数据线沿着行方向曲折延伸，且各数 据线包括多条第一导线以及多条第二导线。第一导线沿着列方向延伸。第二 导线沿着行方向延伸，其中第一导线与第一导线交替地连接。
在本发明的一实施例中，上述的各第一导线的长度相当于其中一个像素 的宽度，而各第二导线的长度相当于其中一个像素的长度。
在本发明的一实施例中，上述的在排列于同一行的像素中，位于奇数列的部分像素并与其中一条数据线连接，而位于偶数列的部分像素并与另一条 数据线连接。
在本发明的一实施例中，上述的第一源极与第二漏极直接连接。 在本发明的一实施例中，上述的第二源极通过第三像素电极与第三漏极 连接。
在本发明的一实施例中，在排列于上述第n列的各像素中，第一像素电
极、第二晶体管、第二像素电极、第三晶体管以及第三像素电极位于第n条 扫描线与第n+l条扫描线之间，而第一晶体管则位于第n条扫描线与第n-l 条扫描线之间。
在本发明的一实施例中，上述的各扫描线沿着列方向曲折延伸，且各扫 描线包括多条第三导线以及多条第四导线。第三导线沿着列方向延伸。第四 导线沿着行方向延伸，其中第三导线与第四导线交替地连接。其中，上述的 第四导线例如是位于同一像素中的第二子像素与第一子像素之间以及相邻像 素中的第三子像素与第一子像素之间。此外，上述的第四导线亦可以是位于 同一像素中的第一子像素与第二子像素之间以及同一像素中的第二子像素与 第三子像素之间。
基于上述，本发明的像素阵列将数据线设计为曲折的布局方式，并将与 同一数据线连接的子像素皆配置于所述条数据线的同一侧，利用同一条数据 线分别传递不同的数据信号至位于同一列的第一子像素、第二子像素以及第 三子像素，因此可以大幅减少数据线的布局数量以及数据驱动芯片的数量。 再者，在一些应用中，可以让像素阵列使用较简易的驱动方法达到点反转驱 动的显示效果，以较低成本制作高品质产品。


图1为本发明一种像素阵列的布局示意图。 图2A进一步绘示图1的像素阵列的具体布局示意图。图2B为图2A中跳线处的一种剖面示意图。
图3A为图1的像素阵列在一种驱动方法下的状态示意图。
图3B为图3A的像素阵列的驱动波形示意图。
图4为本发明第二实施例的像素阵列的布局示意图。
图5进一步绘示图4的像素阵列的具体布局示意图。
图6为本发明第三实施例的像素阵列的布局示意图。
图7进一步绘示图6的像素阵列的具体布局示意图。
图8为本发明第四实施例的像素阵列的布局示意图。
图9进一步绘示图8的像素阵列的具体布局示意图。
图IO为本发明第五实施例的像素阵列的布局示意图。
附图标号
200、 300、 400、 500:像素阵列
230:像素
232:第一子像素
232D:第一漏极
232G:第一栅极
232S:第一源极
232T:第一晶体管
232P:第一像素电极
234:第二子像素
234D:第二漏极
234G:第二栅极
234T:第二晶体管
234S:第二源极
234P:第二像素电极
236:第三子像素236D:第三漏极 236G:第三栅极 236S:第三源极 236T:第三晶体管 236P:第三像素电极 240:连接导线 250:接触窗 260:保护层
cn:行
DR:列方向
Dc:行方向
G、 G0、 Gi、 G2、 Gn-i、 Gn、 Gn+i、 Gn+2、 Gn+3: |3描线
GA:第三导线
GB:第四导线
GA1:第一部份
GA2:第二部分
J:跳线处
SA:第一导线
SB:第二导线
S、 Sn.、Sn、 Sn+1、 Sn+2:数据线 S1 S12:数据信号
Tl:第一时间 T2:第二时间 T3:第三时间 T4:第四时间 T5:第五时间T6:第六时间
T7 T12:第七时间 第十二时间
Ph第一显示像素
P2:第二显示像素
P3:第三显示像素
P4:第四显示像素
P5:第五显示像素
P6:第六显示像素
R(-l)、 Rl、 Ro、 Rn-2、 Rn-l、 Rn、 Rn+1: 歹U
vg/!:导通电压位准 关闭电压位准
具体实施例方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合 所附附图作详细说明如下。
第一实施例
图1为本发明一种像素阵列的布局示意图。请参照图1，像素阵列200包 括多条扫描线G、多条数据线S以及多个像素230，其中数据线S与所述这些 扫描线G相交。为清楚说明，令像素降列200上具有一列方向Dr以及一行方 向Dc，且列方向DR实质上正交于行方向Dc。在本实施例中，多条扫描线G 大体上沿着列方向Dr延伸，而多条数据线S大体上是沿着行方向Dc曲折延 伸。如图1所示，像素阵列200中的各像素230与对应的扫描线G以及对应 的数据线S连接，特别的是，在本实施例中与同一条数据线S连接的像素230 仅分布于所述条数据线S的同侧，并且排列于第n列&中的各像素230包括 第一子像素232、第二子像素234以及第三子像素236，其中n为正整数。换 言之，各像素230中的第一子像素232、第二子像素234以及第三子像素236
10是经由同一条数据线S分别传递对应的数据信号以分别呈现不同的灰阶。
更详细而言，如图1所示，以位于第n列Rn并与第n条数据线Sn电连接 的像素230为例，其第一子像素232包括第一晶体管232T与第一像素电极 232P，其中第一晶体管232T的第一栅极232G与第n-l条扫描线G^连接， 而第一晶体管232T的第一漏极232D与第一像素电极232P连接，第一源极 232S则与第二子像素234电连接。另外,第二子像素234包括第二晶体管234T 与第二像素电极234P，其中第二晶体管234T的第二栅极234G与第n条扫描 线G。连接，而第二晶体管234T的第二漏极234D与第二像素电极234P以及 第一晶体管232T的第一源极232S连接，并且第二源极234S则与第三子像素 236电连接。此外，第三子像素236包括第三晶体管236T与第三像素电极 236P，其中第三晶体管236T的第三栅极236G与第n+l条扫描线Gn+1连接， 而第三晶体管236T的第三漏极236D与第三像素电极236P，且第三晶体管 236T的第三源极236S与第n条数据线S。连接。
值得一提的是，第二源极234S与第三子像素236的电连接方式，可以是 第二源极234S直接与第三漏极236D连接，如图中A处所示，第二源极234S 也可以是直接与第三像素电极236P连接，如图中B处所示。当然，第一源极 232S与第二子像素234电连接的方式例如是第一源极232S直接与第二漏极 234D连接，或是第一源极232S通过第二像素电极234P而与第二晶体管234T 连接，本发明并不限定第一漏极232D与第二子像素234之间的电连接关系， 及第二漏极234D与第三子像素236之间的电连接关系。
更详细而言，像素阵列200中与同一条数据线S连接的各像素230是位 于所述数据线的同一侧，且每一像素中的子像素是在所述列中是沿着列方向 DR自所述数据线S依序以第三子像素236、第二子像素234以及第一子像素 232的方式排列。值得一提的是，在本实施例中，由于数据线S是沿着行方向 Dc曲折排列，因此对于同一行像素230而言，位于奇数列的像素230与位于 偶数列的像素230是分别与不同的数据线连接的。举例而言，如图1所示，对于Cn行的像素230而言，奇数列的像素230是与第n+l条数据线Sn+1连接， 而位于偶数列的像素230是与第n条数据线S。连接。易言之，与第n条数据 线Sn连接的部分像素230在行方向Dc上，对齐于与第n+l条数据线Sn+I连接 的部分像素230。此外，对于同一列(例如Rn列)的像素230而言，是以第 三子像素236、第二子像素234、第一子像素232为一单元而重复排列的。
请参照图1，由于第三子像素236的第三源极236S是与其中一条数据线 S连接，例如数据线Sn，因此数据线Sn所传递的数据信号会经由第三晶体管 236T而传递至第三子像素236中的第三像素电极236P。并且，第二晶体管 234T的第二源极234S与第三晶体管236T的第三漏极236D电连接，因此对 于第二子像素234而言，数据线S。所传递的数据信号是自第三子像素236的 第三漏极236D或是第三像素电极236P经由本身第二晶体管234T的传递而输 入第二像素电极234P。另一方面，第一晶体管232T的第一源极232S与第二 晶体管234T的第二漏极234D连接，因此对于第一子像素232而言，数据线 Sn所传递的数据信号是流经第三晶体管236T的第三漏极236D、第二晶体管 234T的第二漏极234D再经由本身的第一晶体管232T的传递而输入第一像素 电极232P。如此一来，第一子像素232、第二子像素234以及第三子像素236 可以共用同一条数据线S分时传递不同的数据信号，因而可以大幅縮减数据 线S的布局数量、减少数据驱动芯片的数量，进而节省成本。
实际运作机制上，在执行第一像素电极的数据信号写入程序时，可以同 时令第n-l条扫描线G^、第n条扫描线Gn与第n+l条扫描线Gn+1的电压为 导通电压位准VgA，而使与第ri-l条扫描线Gn.,连接的第一晶体管232T、与第 n条扫描线Gn连接的第二晶体管234T以及与第n+l条扫描线Gn+1连接的第 三晶体管236T皆处于导通状态。此时，欲传递至第一子像素232的对应数据 信号便可以自数据线Sn依序经由第三子像素236、第二子像素234以及开启 的第一晶体管232T传递至第一像素电极232P。
在下一时间，将第n+l条扫描线Gn+,的电压转为关闭电压位准V力并维持第n条扫描线Gn与第n-l条扫描线Gn.,的电压为导通电压位准V^，使得欲 传递至第二子像素234的对应数据信号可以自数据线Sn依序经由第三子像素 236以及第二晶体管234T传递至第二像素电极234P。接着，在接续的另一时 间中，再同时将第n条扫描线Gn以及第n+l条扫描线Gn+1的电压转为关闭电 压位准Vg/，并维持第n-l条扫描线的电压为导通电压位准V^，使得欲 传递至第三子像素236的对应数据信号可以自数据线Sn经由第三子像素236 传递至第三像素电极236P。如此一来，像素阵列200上的扫描线G可依时序 控制而被适当地控制，并且整体而言，像素阵列200是依上述预定顺序输入 导通电压位准V^与关闭电压位准Vg,的方式，将不同的数据信号通过同一条 数据线S传递至不同各子像素中，而达到显示的效果，详细驱动机制将于后 说明。
进一步说明数据线与像素的布局方式，与同一条数据线S连接的像素230 分布于所述条数据线S的同侧，因此与同一条数据线S连接的像素230大致 上会沿着所述条数据线S的方向而在列方向DK上曲折排列(zigzag)，使得与同 一条数据线S连接的像素230在行方向Dc上不对齐，在本实施例中，各数据 线S大致上是呈现锯齿状的布局型态。详言之，各数据线S在巨观上而言是 大致沿着行方向Dc而排列，微观而言各数据线S例如主要是由多条沿着列方 向DR延伸的第一导线SA以及多条沿着行方向Dc延伸的第二导线Sb所枸成， 其中第一导线SA与第二导线Sb交替地相互連接而成，因而构成如图1所绘示 的呈锯齿状型态的数据线S。
详细而言，请继续参照图1，各第一导线SA的长度相当于一个像素230 的宽度，亦即第一导线SA的长度实质上等于第一子像素232、第二子像素234 以及第三子像素236的宽度总和。另一方面，如图1所示，各第二导线SB的 长度相当于其中一个像素230的长度，换言之，由于第一子像素232、第二子 像素234以及第三子像素236在列方向DR上相互对齐，因此在本实施例中， 第二导线SB的长度实质上分别等于第一子像素232、第二子像素234或第三
13子像素236的各自的长度。
图2A进一步绘示图1的像素阵列的具体布局示意图。请参照图2A,第 n条数据线Sn包括沿着列方向DR延伸的第一导线SA以及沿着行方向Dc延伸
的第二导线SB，且第一导线SA与第二导线SB相互交替连接。值得一提的是，
实务上，第一导线SA与扫描线G可为相同材质且同属于第一导电层，并通过 同一道掩膜工艺(photolithography and etching process, PEP)进《亍制作，而第 二导线Sb与数据践S可为相同材质且同属于第二导电层，并通过同一道掩膜 工艺来进行制作。
请同时参照图l、图2A与图2B，在本实施例中，排列于第n列R。的各 像素230中，第一像素电极232P、第二晶体管234T、第二像素电极234P、 第三晶体管236T以及第三像素电极236P位于第n条扫描线Gn与第n+l条扫 描线Gn+1之间，而第一晶体管232T则位于第n条扫描线Gn与第n-l条扫描 线G^之间。
请继续参照图2A，以第n列Rn的像素230为例，自与其所对应的第二导 浅Sb起，由近至远依序为第三子像素236、第二子像素234以及第一子像素 232。对于欲输入第一子像素232的第一数据信号而言，第一数据信号是依序 经由相互串联的第三子像素236、第二子像素234以及第一子像素232的路径 被输入至第一子像素232的第一像素电极232P中。
这里要说明的是，第一子像素232与第二子像素234之间的串接方式、 或者是第二子像素234与第三子像素236之间的串接方式可以依据产品解析 度、尺寸等产品规格、扫描线开启时间、数据线的导电率、数据写入时间、 晶体管特性等设计需求、或者是扫描线、数据线、像素电极的膜厚、线宽等 工艺需求而作适当的调配。具体而言，在本实施例中，第一源极232S与第二 漏极234D可以是通过同属于第二导电层的连接导线240而直接连接，当然， 第一源极232S与第二漏极234D也可以是通过不同的膜层而间接连接，例如 可通过与第一导线同属于第一导电层的另一连接导线来连接。此外，在本实施例中，第二源极234S例如是通过第三像素电极236P与 第三漏极236D连接，以进一步增加像素230的开口率，其中各子像素中的像 素电极是通过对应的一接触窗250而与对应的晶体管的漏极连接。实务上， 可在第三子像素236中在另外开设一类似接触窗250型态的跳线处J，使得第 二子像素234中的第二晶体管234T的第二源极234S可以通过跳线处J而与 第三子像素236的第三像素电极236P电连接。具体而言，第三子像素236中 的跳线处J的层间设计，可列举如图2B中所绘示的态样。当然，第二源极234S 也可以直接与第三漏极236D的连接，本发明并不限定第一子像素232、第二 子像素234以及第三子像素236之间的电连接方式。
进一步说明跳线处J的层间设计，请同时参照图2A与图2B，数据线S 以及各子像素的源极与漏极例如是由同一膜层的第二导电层所组成，而各子 像素的像素电极例如是通过位于数据线S上方的第三导电层所组成。在本实 施例中，第二子像素与第三子像素间的串接跳线处J的制作方式例如是在制作 数据线S与各子像素的源极与漏极时，将第二源极234S延伸至第三子像素236 的第三像素电极236P的正下方，接着对覆盖于数据线S上方的保护层260进 行图案化工艺，以制作分别暴露出延伸至第三像素电极236P下方的第二源极 234S的开口，并在之后形成第三像素电极236P时，同时将像素电极的透明导 电材料填入所述开口中而构成如第2B图所示的跳线处J。本发明并不以此为 限，如此可利用现有工艺与材料，仅需在原有的掩膜中作局部性地修改，而 以相同工艺制作出跨线处，进一步提高像素阵列200的开口率。
以下将以图1所示的像素阵列200为例，在此列举一种像素阵列200的 驱动方法，请参照图3A与图3B，下文将一并说明。图3A为图1的像素阵列 在一种驱动方法下的状态示意图，而图3B绘示为图1的像素阵列200在一图 框时间中，各子像素的驱动信号示意图，因此子像素的真实显示资讯是'依据 图3A所绘示的P1至P6等顺序而依序被写入对应的数据信号的，而图3B则 为在一个图框时间中，扫描线G与数据线S的驱动波形进行说明。请参照图3A，在本实施例中，由于第一子像素232的第一源极232S与 第二子像素234的第二漏极234D电连接，且第二子像素234的第二源极234S 与第三子像素236的第三漏极236D电连接。因此，于第一时间T1，扫描线 G0、 G,、 G2的电压为导通电压位准V^，并且依据前述，导通电压位准、/7 经由扫描线Go、G,、G2而分别导通R,列中与数据线Sn连接的第一子像素232、 第二子像素234以及第三子像素236，并且数据线Sn所传递的信号依序经由 R,列被开启的第三子像素236、第二子像素234、以及被开启的第一晶体管 232T而将第一数据信号Sl输入至第一像素电极232P中，使得R,列的第一子 像素232在第一时间Tl中被写入欲显示信号而被标示为第一显示像素Pl， 换言之，在第一时间T1中，Ri列与数据线Sn连接的第一子像素232、第二子 像素234以及第三子像素236实质上例如是处于等电位的状态。值得一提的 是，此时第二子像素234与第三子像素236作为传递第一数据信号Sl至第一 子像素232的途径，并且藉此，第二子像素234与第三子像素236的电压可 以在第一时间T1中先被预充电，使得在其对应的数据写入时序中可以以较快 的充电速度重新写入对应的数据信号。
接着，如图3A与3B所示，于第二时间T2，扫描线G2的电压转变为关 闭电压位准V^，并维持扫描线Go、 G,的电压为导通电压位准V^。如此，与 扫描线G2连接的子像素被关闭，例如R,列的第三子像素236。在第二时间 T2中，导通电压位准V^经由扫描线Go、 G,可以分别导通Ro列中与数据线 Sn连接的第三子像素236以及第二子像素234，并且数据线S。所传递的信号 依序经由Ro列被开启的第三子像素236以及被开启的第二晶体管234T而将 第二数据信号S2输入至对应的第二像素电极234P中，使得Ro列与数据线Sn 连接的第二子像素234在第二时间T2中被写入欲显示信号而被标示为第二显 示像素P2。
之后，如图3A与3B所示，于第三时间T3，扫描线G,的电压亦转变为 关闭电压位准V^，仅维持扫描线Go的电压为导通电压位准V^。如此，与扫
16描线G,、 G2连接的子像素被关闭，例如Rq列的第三子像素236。在第三时间 T3中，导通电压位准V^经由扫描线Go可以导通R^)列中与数据线Sn连接的 第三子像素236，并且数据线Sn所传递的信号依序经由R(-l)列被开启的第三 晶体管236T而将第三数据信号S3输入至对应的第三像素电极236P中，使得 Rn)列与数据线Sn连接的第三子像素236在第三时间T3中被写入欲显示信号 而被标示为第三显示像素P3。
同理，第四时间T4与第一时间T1的驱动方式类似，同样开启连续三条 的扫描线G，惟，在第四时间T4中，设定为导通电压位准V^的扫描线G为 下一组的三条扫描线G,、 G2、 G3、此时R2列中的第一子像素232、第二子像 素234以及第三子像素236被开启。因此，在第四时间T4中，R2列的第一 子像素232在第四时间T4中被写入欲显示的第四数据信号S4而被标示为第 四显示像素P4，其作动原理与前述第一时间T1类似，不再赘述。
承上述，在后续的第五时间T5时，R!列的第二子像素234在第五时间 T5中被写入欲显示的第五数据信号S5而被标示为第五显示像素P5，而在接 续的第六时间T6中，R。列的第三子像素236在第六时间T6中被写入欲显示 的第六数据信号S6而被标示为第六显示像素P6，其作动原理与前述第二时间 T2以及第三时间T3类似，不再赘述。如此，本发明的像素阵列200的扫描 线G依时序控制而被逐一分组输入导通电压位准Vg/!与关闭电压位准Vg/至不 同子像素，藉此呈现显示画面。同理，如图3B所示，分别在接续的时序中， 如第六时间T6 第十二时间T12，分别输入对应的数据信号S7 S12，藉此 可使整个像素阵列200显示画面，其作动原理与前述第一时间Tl至第六时间 T6类似，不再赘述。此外，图3B中所绘示的数据信号S1 S12分别代表数 据线在不同时序中所传递的数据信号，在实际运作时，数据信号S1 S12的 位准可以彼此相同或不同，在图3B中仅以相同位准为代表作说明。
值得一提的是，本实施例的像素阵列200可以通过适当的像素230布局 而使得像素中的三个子像素共用同一条数据线S来分时传递对应的不同的数据信号。因此，可以减少数据线S的布局数量以及数据驱动芯片的使用数量， 进而节省成本。再者，于前述列举的驱动方式中，输入同一条数据线S的数
据信号可以不随时间而转换，而仅利用与同一条数据线S连接的像素230在 行方向Dc上不对齐的布局方式，搭配相邻的数据线S传递不同极性的数据信 号，来达到使同一行的像素230呈现正极性、负极性作周期性排列的显示状 态，如此一来，可以让使用者用较简易的行反转驱动方式达到类似点反转驱 动的显示效果，例如三点反转驱动(three dot invention),亦即，使用耗电量较 低的驱动方式达到较佳的显示品质。 第二实施例
图4为本发明第二实施例的像素阵列的布局示意图。请参照图4，本实施 例的像素阵列300与第一实施例类似，因此类似构件与第一实施例使用相同 的标号表示。惟相较于第一实施例，在本实施例的像素阵列300中，将数据 线S的绕线设计改为直线设计，并将扫描线G进一步设计为绕线设计。
详言之，在本实施例中，排列于第n列Rn的各像素230中，第一晶体管 232T、第一像素电极232P、第二晶体管234T、第二像素电极234P、第三晶 体管236T以及第三像素电极236P皆位于第n条扫描线Gn与第n+l条扫描线 G^之间。并且如图4所示，各扫描线G大致上是呈现锯齿状的布局型态。 详言之，各扫描线G在巨观上而言是大致沿着列方向DR延伸，微观而言各扫 描线G例如主要是由多条沿着列方向DR延伸的第三导线GA以及多条沿着行 方向Dc延伸的第四导线Gb所枸成，其中第三导线GA与第四导线Gb交替地 相互连接而成，因而构成如图4所绘示的呈锯齿状型态的数据线S。
如图4所示，在本实施例中，第四导线GB位于同一像素230中的第二子 像素234的左、右两侧。举例而言，在Rn列中，第四导线GB位于同一像素 230中的第二子像素234与第三子像素236之间以及第二子像素234与第一子 像素232之间。更详细而言，各第四导线GB的长度实质上分别与第一子像素 232、第二子像素234以及第三子像素236各自的长度相等。并且，在本实施例的各像素230中，第三导线GA大致上可分为一长度实质上等于一个子像素 宽度的第一部份GA1以及一长度实质上等于二个子像素宽度总和的第二部分
Ga2，其中位于同一像素中的第四导线GB通过第三导线Ga的第一部价GA1而
相互连接，而相邻两像素之间的第四导线GB通过第三导线Ga的第二部扮GA2 而相互连接。特别的是，在本实施例中，第三导线GA更自第二子像素234与 第三子像素236之间的第四导线GB往第三子像素236方向延伸而构成一分支， 以使位于第(n-l)列Rw的第三子像素236的第三栅极236G易于通过此分
支而与扫描线Gn连接。
图5进一步绘示图4的像素阵列的具体布局示意图。请参照图5，第n条
扫描线Gn包括沿着列方向DR延伸的第三导线Ga以及沿着行方向Dc延伸的 第四导线GB，且第三导线GA与第四导线GB相互交替连接。实务上，第三导
线GA与扫描线G可为相同材质，并通过同一道掩膜工艺(photolithography and etching process, PEP)进行制作，而第四导线GB与数据线S可为相同材质， 并通过同一道掩膜工艺来进行制作。
请继续参照图5，以第n列Rn的像素230为例，第三栅极236G、第二栅 极234G以及第一栅极232G分别依序与第n+l条扫描线Gn+1、第n条扫描线 Gn以及第n-1条扫描线连接。并且第二子像素234的第二源极234S通过 第三像素电极236P而间接地与数据线Sn电连接，而第一子像素232的第一源 极232S直接与第二子像素234的第二漏极234D连接，并经由第三子像素236 以及第二子像素234而间接地与数据线Sn电连接。因此对于输入第一子像素 232的数据信号而言，第一数据信号是依序经由第三晶体管236T、第三像素 电极236P、第二晶体管234T、第一晶体管232T的路径而被传递至第一子像 素232的第一像素电极232P中。
这里要说明的是，第一子像素232与第二子像素234之间的串接方式、 或者是第二子像素234与第三子像素236之间的串接方式可以如同第一实施 例所述依据不同的需求进行设计。在本实施例中，第一源极232S是直接通过同一膜层而与第二漏极234D连接，当然，第一源极232S与第二漏极234D 也可以如同第一实施例所述的跳线处J的层间设计，同理，第二源极234S亦 可以直接与第三漏极236D连接，本发明并不限定第一子像素232、第二子像 素234以及第三子像素236之间的电连接方式。
值得一提的是，在本实施例中，第三导线GA与第四导线GB之间的连接 方式可如同前述的跳线处J层间设计，与数据线S可为相同材质，并通过同 一道掩膜工艺来进行制作。具体而言，制作扫描线G与各子像素的栅极时， 同时在预定位置制作第三导线GA，接着在图案化覆盖于扫描线G上方的闸绝 缘层时，制作暴露出第三导线GA的开口，并在之后制作数据线S以及各晶体 管中的源极/漏极时，同时在预定位置制作第四导线GB，此时将导电材料填入 所述开口中而构成第三导线GA与第四导线GB的跳线处J。
值得注意的是，本实施例的像素阵列300同样可以减少数据线S布局数 量、减少数据驱动芯片的使用数量，进而达到节省成本以及耗电量的目的。 此外，相较于第一实施例的像素阵列300，本实施例的像素阵列300可以进一 步提升开口率。
此外，本发明第二实施例的像素阵列300亦可以利用前述的驱动方式达 到点反转的显示效果，其作动原理类似，不再赘述。 第三实施例
图6为本发明第三实施例的像素阵列的布局示意图。请参照图6，本实施 例的像素阵列400与第二实施例类似，因此类似构件与前述实施例使用相同 的标号表示。惟相较于前述实施例，在本实施例的像素阵列400中，晶体管 的设计与第二实施例不同。
详言之，如图6所示，图6与前述第二实施例的图4类似，排列于第n 列R。的各像素230中，第一晶体管232T、第一像素电极232P、第二晶体管 234T、第二像素电极234P、第三晶体管236T以及第三像素电极236P同样位 于第n条扫描线Gn与第n+l条扫描线Gn+j之间。并且，各第四导线GB的长度实质上分别与第一子像素232、第二子像素234以及第三子像素236的长度 相等，并且第四导线Gb是位于同一像素230中的第一子像素232与第二子像 素234之间以及同一像素230中的第二子像素234与第三子像素236之间， 其余构件的配置方式与设计考量与前述第二实施例类似，请参照前文，不再 赘述。
图7进一步绘示图6的像素阵列的具体布局示意图。请参照图7，第ri条 扫描线Gn包括沿着列方向DR延伸的第三导线Ga以及沿着行方向Dc延伸的 第四导线GB，且第三导线GA与第四导线GB相互交替连接。实务上，第三导
线GA与扫描线G可为相同材质，并通过同一道掩膜工艺进行制作，而第四导 线Gs与数据线S可为相同材质，并通过同一道掩膜工艺来进行制作。
图7中像素阵列的布局方式与前述第二实施例的图5类似，相同构件请 参照前文描述，不再赘述。惟，本实施例的晶体管的设计形态不同于前述第 一实施例以及第二实施例的晶体管的形态。详言之，如图7所示，在本实施 例的各子像素中，晶体管中每一漏极具有面向每一源极的二分支，藉此，可 以进一步在有限的布局空间(layout)内增加晶体管的宽度长度比值W/L，进而 在提升晶体管元件特性的同时，像素230的开口率不会因晶体管提高宽度长 度比值而受到影响。
值得注意的是，本实施例的像素阵列400同样可以减少数据线S布局数 量、减少数据驱动芯片的使用数量，进而达到节省成本以及耗电量的目的。 此外，相较于第一实施例的像素阵列400，本实施例的像素阵列400可以进一 步提升开口率。
这里要说明的是此外，本发明第三实施例的像素阵列400亦可以利用前 述第一实施例的驱动方式达到点反转的显示效果，其作动原理类似，不再赘 述。
第四实施例
图8为本发明第四实施例的像素阵列的布局示意图。请参照图8，本实施例的像素阵列500与前述第三实施例类似，因此类似构件与前述实施例使用
相同的标号表示。惟相较于前述实施例，本实施例的像素阵列500中，第三 导线GA与第四导线Gb在像素230中的布局位置不同于与前述第实施例。
详言之，在本实施例中，排列于第n列Rn的各像素230中，第一晶体管 232T、第一像素电极232P、第二晶体管234T、第二像素电极234P、第三晶 体管236T以及第三像素电极236P同样位于第n条扫描线Gn与第n+l条扫描 线G^之间。特别的是，在本实施例中，第三导线GA可分为大致上沿着列方 向Da延伸第三导线GA的第一部份GAI以及第三导线GA的第二部份GA2，且 第三导线GA的第一部份GA1与第三导线GA的第二部份Ga2是分设于像素230 的两侧。此外，第四导线Gb大致上沿着行方向Dc延伸。对于同一条扫描线 G而言，第三导线GA的第一部份GA1电连接于上一列像素230的第三子像素 236以及所述列像素的第二子像素234，而第三导线GA的第二部份G^则电 连接于同一列像素230中的第一子像素232。
举例而言，对于第n条扫描线Gn而言，第三导线GA的第一部份GAI与 位于第n-1列的第三晶体管236T以及与位于第n列Rn的第二晶体管234T 电连接。换言之，对于第n条扫描线Gn与第n+l条扫描线Gn+I之间的第n列 Rn的像素230而言，第三子像素236中的第三晶体管236T、第二子像素234 中的第二晶体管234T以及第一子像素232中的第一晶体管232T是分别电连 接于扫描线Gw、扫描线Gn以及扫描线G^。
在本实施例中，分设于像素230两侧的第三导线GA的第一部份GA,以及
第三导线Ga的第二部价GA2是通过各第四导线Gb而相互連接。特别的是， 第四导线Gb是布局于第二子像素234与第一子像素232之间，自第三导线 Ga的第一部价GA1沿着行方向De往下一条扫描线的方向延伸并与第三导线
ga的第二部份GA2连接。值得一提的是，各第四导线gb与第三导线ga的第 一部份GA1以及第三导线Ga的第二部价GA2的连接方式可运用上述跳线处J
的层间设计。图9进一步绘示图8的像素阵列的具体布局示意图。请参照图9，第n条 扫描线G。包括沿着列方向DR延伸的第三导线GA的第一部份GA1以及第二部
价Ga2、以及沿着行方向Dc延伸的第四导线GB,其中第三导线GA的第一部
份GA1大体上沿着扫描线方向延伸并前一列Rn.,像素230中的第三子像素236 以及本列Rj象素230中的第二子像素234电连接，第三导线Ga的第二部价 G^则与下一列&+|像素230中的第一子像素232连接，而第四导线Gb逢接
于第三导线GA的第一部份GA,以及第二部份GA2之间。实务上，第三导线GA
与扫描线G可为相同材质，并通过同一道掩膜工艺进行制作，而第四导线Ge 与数据线S可为相同材质，并通过同一道掩膜工艺来进行制作。
请继续参照图9，以第n列Rn的像素230为例，第三栅极236G、第二栅 极234G以及第一栅极232G分别依序第n+l条扫描线Gn+1、第n条扫描线 Gn以及第n-l条扫描线连接。并且第二子像素234的第二源极234S通过 第三像素电极236P而间接地与数据线Sn电连接，而第一子像素232的第一源 极232S直接与第二子像素234的第二漏极234D连接，并经由第三子像素236 以及第二子像素234而间接地与数据线Sn电连接。因此对于输入第一子像素 232的数据信号而言，第一数据信号是依序经由第三晶体管236T、第三像素 电极236P、第二晶体管234T、第一晶体管232T的路径而被传递至第一子像 素232的第一像素电极232P中。
承上述，第一子像素232与第二子像素234之间的串接方式、或者是第 二子像素234与第三子像素236之间的串接方式如同前述实施例所述，可以 依据不同的需求进行设计。在本实施例中，第一源极232S是直接通过同一膜 层而与第二漏极234D连接，当然，第一源极232S与第二漏极234D也可以 如同第一实施例所述的跳线设计，此外，第二源极234S亦可以直接与第三漏 极236D连接，本发明并不限定第一子像素232、第二子像素234以及第三子 像素236之间的电连接方式。同理，第三导线GA与第四导线GB之间的串接 方式可如第二实施例所述，采取跳线的层间设计，于此不再赘述。
23值得注意的是，本实施例的像素阵列500同样可以减少数据线S布局数 量、减少数据驱动芯片的使用数量，进而达到节省成本以及耗电量的目的。
此外，相较于第一实施例的像素阵列500，本实施例的像素阵列500可以进一 步提升开口率。
这里要说明的是，本实施例的晶体管的设计形态与第三实施例类似，各 子像素的晶体管中，每一漏极具有面向每一源极的二分支，藉此，可以进一 步在有限的布局空间(layout)内增加宽度长度比值，进而在提升晶体管元件特 性的同时，像素的开口率不会因晶体管提高宽度长度比值而受到影响。
此外，本发明第四实施例的像素阵列500亦可以利用前述第一实施例的 驱动方式达到点反转的显示效果，其作动原理类似，不再赘述。
第五实施例
图IO为本发明第五实施例的像素阵列的布局示意图。请参照图0，本实 施例的像素阵列600与前述实施例类似，因此类似构件与前述实施例使用相 同的标号表示。惟相较于第四实施例，在本实施例的像素阵列600中，进一 步将扫描线的型态布局为直线状。特别的是，位于同一行Cn的一组像素230 中，奇数列的像素是与数据线Sn+1电连接，而位于偶数列的像素是与数据线 Sn电连接。
详言之，在本实施例中，排列于第2列R2的各像素230中，由左至右依 序为第三子像素236、第二子像素234以及第一子像素232。并且，第一晶体 管232T、第一像素电极232P、第二晶体管234T、第二像素电极234P、第三 晶体管236T以及第三像素电极236P同样位于第2条扫描线G2与第3条扫描 线G3之间。再者，第三栅极236G、第二栅极234G以及第一栅极232G分别 依序与第3条扫描线G3、第2条扫描线G2以及第1条扫描线G,连接。
另一方面，排列于第1列R,的各像素230中，由左至右依序为第一子像 素232、第二子像素234以及第三子像素236。第一晶体管232T、第一像素电 极232P、第二晶体管234T、第二像素电极234P、第三 体管236T以及第三像素电极236P同样位于第1条扫描线G,与第2条扫描线G2之间。并且，第 三栅极236G、第二栅极234G以及第一栅极232G分别依序与第2条扫描线 G2、第1条扫描线G,以及第0条扫描线Go连接。同样地，本实施例的像素 阵列600同样可以减少数据线S布局数量、减少数据驱动芯片的使用数量， 进而达到节省成本以及耗电量的目的。此外，相较于第一实施例的像素阵列 600，本实施例的像素阵列500可以进一步提升开口率。
综上所述，本发明的像素阵列通过前述的布局，可以使数据线的布局数 量縮减为原本的三分之一，大幅縮减数据线的布局数量，如此，亦可以减少 数据驱动芯片的使用数量。因此有助于降低成本，使应用此像素阵列的平面 显示器更具市场竞争力。另一方面，在此种架构下，可以让使用者用较简易 的驱动方式达到类似点反转驱动的显示效果，换言之，可以使用耗电量较低 的驱动方式达到较佳的显示品质，进而以低成本制备高品质的产品。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属 技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动 与润饰，故本发明的保护范围当以权利要求所界定范围为准。
权利要求
1.一种像素阵列，其特征在于，所述像素阵列包括多条扫描线；多条数据线，与所述这些扫描线相交；多个像素，与所述这些扫描线以及所述这些数据线连接，排列于第n列中的各所述像素包括一第一子像素，包括一第一晶体管与一第一像素电极，其中所述第一晶体管的一第一栅极与第n-1条扫描线连接，而所述第一晶体管的一第一漏极与所述第一像素电极连接；一第二子像素，包括一第二晶体管与一第二像素电极，其中所述第二晶体管的一第二栅极与第n条扫描线连接，而所述第二晶体管的一第二漏极与所述第二像素电极以及所述第一晶体管的一第一源极连接；以及一第三子像素，包括一第三晶体管与一第三像素电极，其中所述第三晶体管的一第三栅极与第n+1条扫描线连接，而所述第三晶体管的一第三漏极与所述第三像素电极以及所述第二晶体管的一第二源极连接，且所述第三晶体管的一第三源极与其中一条数据线连接。
2. 如权利要求1所述的像素阵列，其特征在于，与同一条数据线连接的 像素分布于所述条数据线的同侧。
3. 如权利要求1所述的像素阵列，其特征在于，各所述数据线沿着行方 向曲折延伸，且各所述数据线包括多条第一导线，沿着所述列方向延伸；以及多条第二导线，沿着所述行方向延伸，其中所述这些第一导线与所述这 些第一导线交替地连接。
4. 如权利要求3所述的像素阵列，其特征在于，各所述第一导线的长度 相当于其中一个像素的宽度，而各所述第二导线的长度相当于其中一个像素的长度。
5. 如权利要求3所述的像素阵列，其特征在于，在排列于同一行的像素 中，位于奇数列的部分像素与其中一条数据线连接，而位于偶数列的部分像 素与另一条数据线连接。
6. 如权利要求1所述的像素阵列，其特征在于，所述第一源极与所述第 二漏极直接连接。
7. 如权利要求1所述的像素阵列，其特征在于，所述第二源极通过所述 第三像素电极与所述第三漏极连接。
8. 如权利要求3所述的像素阵列，其特征在于，在排列于第n列的各所 述像素中，所述第一像素电极、所述第二晶体管、所述第二像素电极、所述 第三晶体管以及所述第三像素电极位于第n条扫描线与第n+l条扫描线之间， 而所述第一晶体管则位于第n条扫描线与第n-l条扫描线之间。
9. 如权利要求1所述的像素阵列，其特征在于，各所述扫描线沿着列方 向曲折延伸，且各所述扫描线包括多条第三导线，沿着所述列方向延伸；以及多条第四导线，沿着所述行方向延伸，其中所述这些第三导线与所述这 些第四导线交替地连接。
10. 如权利要求9所述的像素阵列，其特征在于，所述这些第四导线位于 同一像素中的第二子像素与第一子像素之间以及相邻像素中的第三子像素与 第二子像素之间以及第二子像素与第一子像素之间。
11. 如权利要求9所述的像素阵列，其特征在于，所述这些第四导线位于 同一像素中的第一子像素与第二子像素之间以及同一像素中的第二子像素与 第三子像素之间。
12. 如权利要求9所述的像素阵列，其特征在于，所述这些第四导线位于 同一像素中的第二子像素与第一子像素之间。
13. 如权利要求9所述的像素阵列，其特征在于，在排列于第n列的各所述像素中，所述第一晶体管、所述第一像素电极、所述第二晶体管、所述第二像素电极、所述第三晶体管以及所述第三像素电极位于第n条扫描线与第 n+l条扫描线之间。
全文摘要
本发明提供一种像素阵列，所述像素阵列包括多条扫描线、多条数据线以及多个像素。排列于第n列的各像素包括第一子像素、第二子像素与第三子像素。第一子像素中第一晶体管的第一栅极以及第一漏极分别与第n-1条扫描线以及第一像素电极连接。第二子像素中第二晶体管的第二栅极与第n条扫描线连接，第二漏极与第二像素电极以及第一晶体管的第一源极连接。第三子像素中第三晶体管的第三栅极与第n+1条扫描线连接，第三漏极与第三像素电极以及第二晶体管的第二源极连接，第三晶体管的第三源极与其中一条数据线连接。
文档编号G09G3/20GK101625828SQ20091016058
公开日2010年1月13日 申请日期2009年8月10日 优先权日2009年8月10日
发明者李国贤, 郭峻廷 申请人:友达光电股份有限公司