显示装置的栅极驱动器及其运作方法

专利名称：显示装置的栅极驱动器及其运作方法
技术领域：
本发明是有关于一种显示装置的栅极驱动器，且特别是有关于一种具有多个开关单元的栅极驱动器及其运作方法。
背景技术：
一般而言，液晶显示面板包括以数组排列的多个像素、多条扫描线(scan line)及多条数据线(data line)，其中每一像素包括薄膜晶体管(TFT)以及与薄膜晶体管电性连接的像素电极(pixel electrode)，并且薄膜晶体管会与对应的扫描线与对应的数据线电性连接。当液晶显示面板显示影像时，液晶显示面板会透过栅极驱动器来依序开启其每一列像素，且开启的像素会对应的接收源极驱动器所提供的数据电压。借此，各像素的液晶会依据所接收的数据电压而呈现对应的透光率。然而，随着液晶显示面板的分辨率提升，液晶显示器所使用栅极驱动器与源极驱 动器的数目会增加。因此，液晶显示器的制造成本便随着栅极驱动器及源极驱动器的使用数量及电路复杂度而增加。若能简化栅极驱动器的电路复杂度，便可降低进液晶显示器的制造成本。此外，传统的栅极驱动器可由多个移位缓存器所构成，其中每一移位缓存器会包括多个彼此电性连接的晶体管。基于移位缓存器的电路设计，晶体管的栅极可能会电性连至另一晶体管的漏极或源极。图I为两个晶体管彼此电性连接的的剖面示意图。依据图I所示，晶体管TFTl的漏极TFTlD —般会透过栅极绝缘层(未标示)的贯孔Vl电性连接至晶体管TFT2的栅极TFT2G，其中贯孔Vl为透过额外的工艺来形成。因此，贯孔Vl的数量会影响移位缓存器的制造成本及复杂度，亦即影响栅极驱动器的制造成本。

发明内容
本发明提供一种显示装置的栅极驱动器及其运作方法，其透过简单的电路及简单的控制方式产生栅极信号，以降低栅极驱动器的制造成本。本发明提出一种显示装置的栅极驱动器，包括多个第一开关单元、多个驱动单元及多个第二开关单元。这些第一开关单元同时接收一第一致能电压及一第一时序控制信号。这些驱动单元分别耦接这些第一开关单元及一显示面板的多个扫描线，且同时接收一栅极高电压及一屏蔽控制信号。这些第二开关单元，分别耦接这些扫描线，且同时接收一第二时序控制信号及一栅极低电压，这些第二开关单元于导通时传送栅极低电压至对应的扫描线。这些第一开关单元依据第一时序控制信号逐个导通以传送第一致能电压至对应的驱动单元。这些驱动单元依据第一致能电压及屏蔽控制信号逐个导通以传送栅极高电压至对应的扫描线。这些第二开关单元依据第二时序控制信号逐个关闭，导通的第一开关单元与关闭的第二开关单兀对应同一扫描线。本发明亦提出一种栅极驱动器的运作方法，其包括下列步骤。依据一第一时序控制信号将一栅极高电压逐个提供至一显示面板的多个扫描线的其中之一。依据一第二时序控制信号将一栅极低电压逐个停止提供至这些扫描线的其中之一，并且将栅极低电压提供至其余的这些扫描线，其中这些扫描线为接收栅极高电压与栅极低电压的其中之一。在本发明的一实施例中，第一时序控制信号由多个第一位信号及多个第二位信号所组成，其中各个第一位信号的电压电位相反于对应的第二位信号的电压电位。在本发明的一实施例中，各个第一开关单元包括多个第一开关，这些第一开关的控制端分别接收对应的第一位信号及对应的第二位信号的其中之一，其中第I个第一开关的第一端接收第一致能电压，第η个第一开关的第二端耦接收对应的扫描信号，第i个第一开关的第一端耦接第i_l个第一开关的第二端，η及i分别为一正整数，i大于I且小于等于rio在本发明的一实施例中，各个第一开关单元更包括多个第一电容及多个第二电容，其中各个第一电容的第一端稱接对应的第一开关的第一端，各个第二电容的第一端率禹接对应的第一开关的第二端。当各个第一开关的控制端接收对应的第一位信号时，对应的第一电容及对应的第二电容的第二端接收对应的第二位信号。当各个第一开关的控制端接 收对应的第二位信号时，对应的第一电容及对应的第二电容的第二端接收对应的第一位信号。在本发明的一实施例中，各个第一电容的电容值等于对应的第一开关的第一端与控制端间的一第一等效电容的电容值，各个第二电容的电容值等于对应的第一开关的第二端与控制端间的一第二等效电容的电容值。在本发明的一实施例中，各个第一开关单元的这些第一开关的控制端所接收的第一位信号及第二位信号部分不同于其它第一开关单元的这些第一开关的控制端所接收的
第一位信号及第二位信号。在本发明的一实施例中，这些第一位信号及这些第二位信号的转态时间完全重叠于屏蔽控制信号的致能时间。在本发明的一实施例中，这些第一位信号的彼此间的频率倍数为2的m次方，m为不包含零的一正整数或一负整数。在本发明的一实施例中，各个驱动单元包括一控制开关及一驱动开关。控制开关的第一端接收一第一禁能电压，控制开关的控制端接收屏蔽控制信号。驱动开关的第一端接收栅极高电压，驱动开关的控制端耦接对应的第一开关单元以接收第一致能电压且耦接控制开关的第二端，驱动开关的第二端耦接对应的扫描线。在本发明的一实施例中，第二时序控制信号由多个第三位信号及多个第四位信号所组成。当各个第三位信号的电压电位为一第二致能电压时，对应的第四位信号的电压电位为一第二禁能电压。当各个第三位信号的电压电位为第二禁能电压时，对应的第四位信号的电压电位为第二致能电压。在本发明的一实施例中，这些第三位信号及这些第四位信号的电压电位对应于屏蔽控制信号的致能时间而切转换至一低导通电压。在本发明的一实施例中，低导通电压为第二致能电压及第二禁能电压的平均。在本发明的一实施例中，各个第二开关单元包括多个第二开关，这些第二开关的第一端接收栅极低电压，这些第二开关的第二端耦接对应的扫描线，这些第二开关的控制端分别接收对应的第三位信号及对应的第四位信号的其中之一。
在本发明的一实施例中，各个第二开关单元更包括多个第三电容及多个第四电容，其中各个第三电容的第一端耦接对应的第二开关的第一端，各个第四电容的第一端耦接对应的第二开关的第二端。当各个第二开关的控制端接收对应的第三位信号时，对应的第三电容及对应的第四电容的第二端接收对应的第四位信号。当各个第二开关的控制端接收对应的第四位信号时，对应的第三电容及对应的第四电容的第二端接收对应的第三位信号。在本发明的一实施例中，各个第三电容的电容值等于对应的第二开关的第一端与控制端间的一第三等效电容的电容值，各个第四电容的电容值等于对应的第二开关的第二端与控制端间的一第四等效电容的电容值。在本发明的一实施例中，各个第二开关单元的这些第二开关的控制端所接收的第三位信号及第四位信号部分不同于其它第二开关单元的这些第二开关的控制端所接收的第三位信号及第四位信号。 在本发明的一实施例中，第二致能电压大于第一致能电压，第一致能电压大于栅极高电压，第二禁能电压小于第一禁能电压，第一禁能电压小于栅极低电压。在本发明的一实施例中，第二致能电压与第一致能电压的压差大于一临界电压，第一致能电压与栅极高电压的压差大于临界电压，第二禁能电压与第一禁能电压的压差大于临界电压，第一禁能电压与栅极低电压的压差大于临界电压。在本发明的一实施例中，各个扫描线接收到栅极高电压时这些第一位信号及这些第二位信号的电压电位部分不同于其它扫描线接收到栅极高电压时这些第一位信号及这些第二位信号的电压电位。在本发明的一实施例中，各个扫描线未接收到栅极低电压时这些第三位信号及这些第四位信号的电压电位部分不同于其它扫描线未接收到栅极高电压时这些第三位信号及这些第四位信号的电压电位。基于上述，本发明实施例的显示装置的栅极驱动器及其运作方法，其第一开关单元依据第一时序信号而逐个导通以传送第一致能电压至对应的驱动单元，而驱动单元依据所接收第一致能电压及屏蔽控制信号传送栅极高电压至对应的扫描线，并且第二开关单元依据第二时序信号而逐个关闭以使栅极低电压不会传送至对应的扫描线。借此，可透过简单的电路及简单的控制方式产生栅极信号，以降低栅极驱动器的制造成本。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。


图I为两个晶体管彼此电性连接的的剖面示意图；图2为依据本发明一实施例的显示装置系统示意图；图3A为依据本发明一实施例图2的栅极驱动器的电路示意图；图3B为依据本发明一实施例图3A的栅极驱动器的信号示意图；图4A为依据本发明另一实施例图2的第一开关单元的电路示意图；图4B为依据本发明另一实施例图2的第一开关单元的结构示意图；图5A为依据本发明另一实施例图2的第二开关单元的电路示意图5B为依据本发明另一实施例图2的第二开关单元的结构示意图；图6为依据本发明一实施例的栅极驱动器的运作方法的流程图。其中，附图标记100 :显示装置110:时序控制器120:栅极驱动器121、123 :栅极驱动电路130 :源极驱动器140 :显示面板141、141_1 141_8 :扫描线 143 :数据线BS11 BS13、BS21 BS23、BS31 BS33、BS41 BS43 :位信号
C11 C13、C21 C23、C31 CC33、C41 C43 :电容Ca Cl :等效电容DU、DU_1 DU_8 :驱动单元FSU、FSU_1 FSU_8、FSU_la、SSU、SSU_1 SSU_8、SSU_la :开关单元H、L:状态LSI LS17 :信号配线MC :屏蔽控制信号P :像素ΡΓΡ8 :期间SCl SC8 :波形TCl、TC2 时序控制信号TFT1、TFT2、T1 T6、TC、TD :晶体管TFTlD :漏极TFT2G :栅极Vl :贯孔VDl :禁能电压VGH:栅极高电压VGL:栅极低电压VLC:低导通电压S610、S620:步骤
具体实施例方式图2为依据本发明一实施例的显示装置系统示意图。请参照图2，在本实施例中，显示装置100包括时序控制器110、栅极驱动器120、源极驱动器130及显示面板140。显示面板140具有多个扫描线141、多个数据线143及多个数组排列的像素P，其中各像素P耦接对应的扫描线141及对应的数据线143，而数组排列的像素P即可称为主动数组基板。栅极驱动器120包括栅极驱动电路121及123。较佳地，栅极驱动电路121及123整合于显示面板140的主动数组基板(未绘示)上，而可以减少其它的制造流程。也就是说，在显示面板140的主动数组基板(未绘示)上形成数据线143、扫描线141与后续的晶体管(未绘示)时，栅极驱动电路121及123亦同时形成。栅极驱动电路121耦接时序控制器110及显示面板140，以受控于时序控制器110将栅极高电压VGH依序传送至这些扫描线141，借此依序开启各列的这些像素P。较佳地，时序控制器110亦整合于显示面板140的主动数组基板(未绘示)上，而可以减少其它的制造流程。也就是说，在显示面板140的主动数组基板(未绘示)上形成数据线143、扫描线141与后续的晶体管(未绘示)时，时序控制器110亦同时形成。并且，栅极驱动电路123耦接时序控制器110及显示面板140，以受控于时序控制器110将栅极低电压VGL传送至未接收到栅极高电压VGH的扫描线141，借此确实关闭不开启的像素P。源极驱动器130耦接时序控制器110及显示面板140，以受控于时序控制器110提供多个像素电压VP至开启的像素P，借此显示面板140可显示影像。较佳地，源极驱动器130整合于显示面板140的主动数组基板(未绘示)上，而可以减少其它的制造流程。也就是说，在显示面板140的主动数组基板(未绘示)上形成数据线143、扫描线141与后续的晶体管(未绘示)时，源极驱动器130亦同时形成。并且，在本发明的实施例中，可依据显示面板140是否具有自发光能力而选择性配置背光模块(未绘示)有无，其中背光模块为提供显示面板140为不具有自发光能力且需要显示影像时，所需要的面光源。进一步来说，栅极驱动电路121包括多个第一开关单元FSU及多个驱动单元DU。这些第一开关单元FSU分别耦接对应的驱动单元DU，且同时接收第一致能电压VEl及第一时序控制信号TCl。这些第一开关单元FSU依据第一时序控制信号TCl对应的导通以传送第一致能电压VEl至对应的驱动单元DU。本发明以这些第一开关单元FSU依据第一时序控制信号TCl逐个导通以传送第一致能电压VEl至对应的驱动单元DU，但并不以此为限。这些驱动单元DU分别耦接对应的扫描线141，且同时接收栅极高电压VGH及屏蔽控制信号MC。这些驱动单元DU会依据屏蔽控制信号MC及是否接收至第一致能电压VEl而逐个导通以传送栅极高电压VGH至对应的扫描线141。换言之，当驱动单元DU未接收到第·一致能电压VEl或屏蔽控制信号MC表示不可传送栅极高电压VGH时，驱动单元DU不会导通以使栅极高电压VGH不会传送至对应的扫描线141 ;当驱动单元DU接收到第一致能电压VEl且屏蔽控制信号MC表示可传送栅极高电压VGH时，驱动单元DU会导通以使栅极高电压VGH会传送至对应的扫描线141。栅极驱动电路123包括多个第二开关单元SSU。这些第二开关单元SSU分别耦接对应的扫描线141，且同时接收第二时序控制信号TC2与栅极低电压VGL。这些第二开关单元SSU于导通时会传送栅极低电压VGL至对应的扫描线141，以关闭对应的像素P。并且，这些第二开关单元SSU会依据第二时序控制信号TC2逐个关闭，以对应开启的像素P停止传送栅极低电压VGL至对应的扫描线141。在本实施例中，各扫描线141会对应一第一开关单元FSU、一驱动单元DU及一第二开关单元SSU，并且各扫描线141所对应的第一开关单元FSU及所对应的第二开关单元SSU会导通其中之一，以使各扫描线141会接收栅极高电压VGH与栅极低电压VGL的其中之一。亦即，导通的第一开关单元FSU与关闭的第二开关单元SSU会对应同一扫描线141，以使接收栅极高电压VGH的扫描线141不会接收到栅极低电压VGL。并且，第一开关单元FSU会逐个导通，因此扫描线141会逐个接收到栅极高电压VGH而开启所对应的像素P。此外，在本发明的一实施例中，第一开关单元FSU所接收的第一时序控制信号TCl、驱动单元DU所接收的屏蔽控制信号MC及第二开关单元SSU所接收的第二时序控制信号TC2可以是时序控制器110所提供。在其它实施例中，第一时序控制信号TC1、屏蔽控制信号MC及第二时序控制信号TC2可以由一控制电路依据时序控制器110所提供的信号(如启动信号及/或垂直频率信号)而产生，等同于一控制电路受控于时序控制器110产生第一时序控制信号TCl、屏蔽控制信号MC及第二时序控制信号TC2。并且，第一致能电压VEl、栅极高电压VGH与栅极低电压VGL可以由一电源电路所提供，但本发明实施例不以此为限。图3A为依据本发明一实施例图2的栅极驱动器的电路示意图。请参照图2及图3A，在本实施例中，显示面板140以8条扫描线(如141_广141_8)为例以说明。对应地，栅极驱动电路121在此具有8个第一开关单元FSU_f FSU_8及8个驱动单元DU_f DU_8，并且栅极驱动电路123在此具有8个第二开关单元SSU_f SSU_8。各第一开关单元(如FSU_fFSU_8)具有多个串接的第一开关(在此以3个第一开关为例)，其中第一开关在此是以晶体管(如TfT3)来实现，但本发明实施例不以此限。并且，第一时序控制信号TCl例如由多个第一位信号(对应至本实施例第一开关的数目，在此以3个第一位信号BS11、S13为例)及多个第二位信号(对应至本实施例第一开关的数目，在此以3个第二位信号BS2f BS23)所组成。为了使8个第一开关单元FSU_fFSU_8可个别导通，通常各第一开关单元FSU_fFSU_8中串接的第一开关的数目大于等于3 (对应23=8)，亦即透过控制3个以上串接的第一开关的状态可控制8个第一开关单元个别导通，其中2为开关可决定的状态数(SP开与关)。因此，在此第一开关单元FSU_fFSU_8中串接的第一开关是以3个串接的晶体管ΤΓΤ3为例。在其它实施例中，若显示面板140有1024条扫描线，则第一开关单元FSU中串接的第一开关的数目会大于等于10个(对应21° = 1024)，亦即透过控制10个以上串接的第一开关的状态可控制1024个第一开关单元个别导通。 依照图3A，在第一开关单元FSU_fFSU_8中，晶体管Tl的栅极(对应控制端)接收透过信号配线LS2所传送的第一位信号BSll及透过信号配线LS3所传送的第二位信号BS21的其中之一，晶体管Tl的漏极(对应第一端)接收透过信号配线LSl所传送的第一致能电压VE1，晶体管Tl的源极(对应第二端)耦接晶体管T2的漏极；晶体管T2的栅极为接收透过信号配线LS4所传送的第一位信号BS12及信号配线LS5所传送的第二位信号BS22的其中之一，晶体管T2的源极耦接晶体管T3的漏极；晶体管T3的栅极为接收信号配线LS6所传送的第一位信号BS13及接收信号配线LS7所传送的第二位信号BS23的其中之一，晶体管T3的源极耦接对应的驱动单元(如DU_rDU_8)以输出第一致能电压VEl。并且，第一开关单元FSU_fFSU_8的晶体管T1 T3的栅极所接收的第一位信号(如BS11、S13)及第二位信号(如BS21、S23)会部分不同于其它第一开关单元的晶体管TfT3的栅极所接收的第一位信号(如BS11、S13)及第二位信号(如BS21、S23)。亦即，第一开关单元FSU_1的晶体管TfT3的栅极分别接收第一位信号BS11、S13，其不同于第一开关单元FSU_2的晶体管Tl的栅极接收第二位信号BS21、第一开关单元FSU_3的晶体管T2的栅极接收第二位信号BS22，其余可参照图3A所示，在此则不在赘述。各个驱动单元DU_fDU_8包括控制开关(在此以晶体管TC为例)及驱动开关(在此以晶体管TD为例)。晶体管TC的漏极(对应第一端)接收信号配线LS9所传送的第一禁能电压VD1，晶体管TC的栅极(对应控制端)接收信号配线LS8所传送的屏蔽控制信号MC。晶体管TD的漏极(对应第一端)接收信号配线LSlO所传送的栅极高电压VGH，晶体管TD的栅极(对应控制端)耦接对应的第一开关单元(如FSU_fFSU_8)以接收第一致能电压VEl且耦接晶体管TD的源极(对应第二端)以接收第一禁能电压VD1，晶体管TD的源极(对应第二端)耦接对应的扫描线(如141_f 141_8)。各第二开关单元(如SSU_f SSU_8)具有多个第二开关(对应至本实施例第一开关的数目，在此以3个第二开关为例)，其中第二开关在此是以晶体管(如ΤΓΤ6)来实现，但本发明实施例不以此限。并且，第二时序控制信号TC2例如由多个第三位信号(在此以3个第三位信号BS31、S33为例)及多个第四位信号(在此以3个第四位信号BS41、S43)所组成。依照图3A，在第二开关单元SSU_f SSU_8中，晶体管T4的栅极(对应控制端)接收透过信号配线LSll所传送的第三位信号BS31及透过信号配线LS12所传送的第四位信号BS41的其中之一，晶体管T4的漏极(对应第一端)接收透过信号配线LS17所传送的栅极低电压VGL，晶体管T4的源极(对应第二端)耦接对应的扫描线(如141_f 141_8)以输出栅极低电压VGL ;晶体管T5的栅极接收透过信号配线LS 13所传送的第三位信号BS32及透过信号配线LS 14所传送的第四位信号BS42的其中之一，晶体管T5的漏极接收透过信号配线LS17所传送的栅极低电压VGL，晶体管T5的源极耦接对应的扫描线(如141_广141_8)以输出栅极低电压VGL ;晶体管T6的栅极接收透过信号配线LS15所传送的第三位信号BS33及透过信号配线LS16所传送的第四位信号BS43的其中之一，晶体管T6的漏极接收透过信号配线LS17所传送的栅极低电压VGL，晶体管T6的源极耦接对应的扫描线(如141_广141_8)以输出栅极低电压VGL。并且，第二开关单元SSU_f SSU_8的晶体管T4 T6的栅极所接收的第三位信号(如BS31、S33 )及第四位信号(如BS41、S43 )会部分不同于其它第一开关单元的晶体管T4 T6的栅极所接收的第三位信号(如BS31、S33)及第四位信号(如BS41、S43)。亦即，第二开关单元SSU_1的晶体管ΤΓΤ6的栅极分别接收第四位信号BS41、S43，其不同于第二开关单元SSU_2的晶体管T4的栅极接收第三位信号BS31、第二开关单元SSU_3的晶体管T5的栅极接收第三位信号BS32，其余可参照图3A所示，在此则不在赘述。·在本发明的实施例中，上述晶体管Tf T6、TC及TD可以为氧化物半导体晶体管，例如氧化铟镓锌(Indium Gallium Zinc Oxide，IGZ0)晶体管，但本发明实施例不以此为限，其它例如多晶娃晶体管、微晶娃晶体管、单晶娃晶体管、纳米晶娃晶体管、有机半导体晶体管、或其它合适的半导体晶体管、或上述至少二种半导体晶体管的组合。此外，上述晶体管ΤΓΤ6, TC及TD的类型可为顶栅型、底栅型、或其它合适的类型、或上述至少二种类型的组
口 ο依据电路原理，晶体管Tf T6于导通时其栅极所接收的电压(对应第二致能电压)实质上会大于第一致能电压VE1，并且晶体管Tf T6于导通时其栅极所接收的电压与第一致能电压VEl的压差实质上会大于一晶体管(如Tf T6)的临界电压(如约3. 5伏特)；第一致能电压VEl实质上会大于栅极高电压VGH，并且第一致能电压VEl与栅极高电压VGH的压差实质上会大于一晶体管(如TD)的临界电压(如约3. 5伏特)。另一方面，晶体管Tf T6于截止时其栅极所接收的电压(对应第二禁能电压)实质上会小于第一禁能电压VD1，并且晶体管Tf T6于截止时其栅极所接收的电压与第一禁能电压VDl的压差实质上会大于一晶体管(如Tf T6)的临界电压(如约3. 5伏特)；第一禁能电压VDl实质上会小于栅极低电压VGL，并且第一禁能电压VDl与栅极低电压VGL的压差实质上会大于一晶体管(如TD)的临界电压(如约3. 5伏特)。图3B为依据本发明一实施例图3A的栅极驱动器的信号示意图。请参照图3B，在本实施例中，第一位信号BSll的电压电位大致相反于第二位信号BS21的电压电位，第一位信号BS12的电压电位大致相反于第二位信号BS22的电压电位，第一位信号BS13的电压电位大致相反于第二位信号BS23的电压电位。亦即，当各个第一位信号(如BS11、S13)的电压电位为致能电压时(标示为状态“H”)，对应的第二位信号(如BS21、S23)的电压电位为禁能电压(标示为状态“L”)；当各个第一位信号(如BS11、S13)的电压电位为禁能电压(disable voltage)时,对应的第二位信号(如BS21 BS23)的电压电位为致能电压(enablevoltage)。并且，第一位信号(如BS11、S13)的彼此间的频率倍数为2的m次方，其中m为不包含零的一正整数或一负整数。换言之，第一位信号BSll的频率为第一位信号BS12的频率的2倍，第一位信号BSll的频率为第一位信号BS13的频率的4倍(即22倍)，其余则以此类推。相似地，第三位信号BS31的电压电位大致相反于第四位信号BS41的电压电位，第三位信号BS32的电压电位大致相反于第四位信号BS42的电压电位，第三位信号BS33的电压电位大致相反于第四位信号BS43的电压电位。亦即，当各个第三位信号(如BS31、S33)的电压电位为致能电压时(标示为状态“H”)，对应的第四位信号(如BS4fBS43)的电压电位为禁能电压(标示为状态“L”)；当各个第三位信号(如BS31、S33)的电压电位为禁能电压时，对应的第四位信号(如BS411S43)的电压电位为致能电压。请参照图3A及图3B，在期间Pl中，第一位信号BS11、S13的状态分别为“HHH”，第二位信号BS21、S23的状态分别为“LLL”，第三位信号BS31、S33的状态分别为“HHH”， 第四位信号B421、S43的状态分别为“LLL”。此时，第一开关单元FSU_1的晶体管T1 T3皆导通而传送第一致能电压VEl至驱动单元DU_1，而第一开关单元FSU_2卞SU_8中的晶体管ΤΓΤ3至少其一不导通，因此驱动单元DU_2 8不会接收到致能电压VEl。并且，第二开关单元SSU_1的晶体管ΤΓΤ6皆截止而不会传送栅极低电压VGL至扫描线141_1，而第二开关单元SSU_2 SSU_8中的晶体管ΤΓΤ6至少其一导通，因此栅极低电压VGL会传送至扫描线141_2 141_8。由于屏蔽控制信号MC在期间Pl中为低电压电位，以致于第一禁能电压VDl不会传送至晶体管TD的栅极，因此驱动单元DU_1的晶体管TD会受第一致能电压VEl的影响而导通。当驱动单元DU_1的晶体管TD导通时，栅极高电压VGH会透过导通的晶体管TD传送至扫描线1411而使扫描线141_1的电压电位如波形SCl所示。第一开关单元FSU_fFSU_8中的晶体管Tf T3、驱动单元DU_1的晶体管TC及TD及第二开关单元SSU_f SSU_8的晶体管ΤΓΤ6于期间P2 P8的运作可参照图3A及图3B类推得知，在此则不再赘述，其中扫描线141_2 141_8的电压电位分别如波形SC2 SC8所示。此外，在期间Ρ1 Ρ8之间的时间，第一位信号BS11 BS13及第二位信号BS21 BS23可能会切换电压电位(亦即转态时间)，以致于第一开关单元FSU_1>SU_8的晶体管ΤΓΤ3可能会产生电流而影响驱动单元DU_f DU8的晶体管TD的状态。此时，屏蔽控制信号MC会为高电压电位，以控制晶体管TC导通以传送第一禁能电压VDl至晶体管TD的栅极。并且，第一位信号BSl 1、S13及第二位信号BS21、S23的转态时间会完全重叠于屏蔽控制信号MC的致能时间(即为高电压电位的时间)，借此避免晶体管Tf T3于第一位信号BS11、S13及第二位信号BS21、S23的转态时间所产生的电流影响至晶体管TD的状态。并且，第三位信号(如BS31 BS33)及第四位信号(如BS41 BS43)会对应屏蔽控制信号MC的致能时间而切换为低导通电压VLC，以传送栅极低电压VGL至扫描线141_广141_8。在本实施例中，低导通电压VLC为第三位信号(如BS31 BS33)及这些第四位信号(如BS4f BS43 )的致能电压及禁能电压的平均，但本发明实施例不以此为限。图4A为依据本发明另一实施例图2的第一开关单元的电路示意图。图4B为依据本发明另一实施例图2的第一开关单元的结构示意图。请参照图3A、图4A及图4B，在本实施例中，第一开关单元FSU_la更包括多个第一电容Cl Γ013及多个第二电容C21 C23。在本实施例中，晶体管Tl的栅极耦接传送第一位信号BSll的信号配线LS2(于结构上晶体管Tl的栅极即信号配线LS2)，实质上等同于晶体管Tl的栅极接收第一位信号BS11，而晶体管Tl的漏极与源极会与信号配线LS2形成等效电容Ca与Cb (对应第一等效电容及第二等效电容)，此时第一电容Cll稱接于晶体管Tl的漏极与传送第二位信号BS21的信号配线LS3之间，第二电容C21耦接于晶体管Tl的源极与信号配线LS3之间。换言之，第一电容Cll及第二电容C21的一端(对应第一端)分别耦接晶体管Tl的漏极及源极，第一电容Cll及第二电容C21的另一端(对应第二端)接收第二位信号BS21。依据上述，第一电容Cll会与等效电容Ca串联，第二电容C21会与等效电容Cb串联，并且第一位信号BSll的电压电位相反于第二位信号BS21的电压电位，借此可透过电容充放电的动作稳定晶体管Tl的漏极与源极的电压电位。其中，等效电容Ca的电容量大致为依据晶体管Tl的漏极与信号配线LS2的重叠面积而定，第一电容Cll的电容量大致为依据其电极与信号配线LS3的重叠面积而定，等效电容Cb的电容量大致为依据晶体管Tl的源极与信号配线LS2的重叠面积而定，第二电容C21的电容量大致为依据其电极与信号配 线LS3的重叠面积而定。因此，透过重叠面积的调整，可使第一电容Cll的电容量大致相同于等效电容Ca的电容量，且第二电容C21的电容量大致相同于等效电容Cb的电容量，借此提升稳定电压的效果。在另一实施例中，若第一开关单元(如FSU_2)的晶体管Tl的栅极耦接信号配线LS3 (于结构上晶体管Tl的栅极即信号配线LS3)时(等同于晶体管Tl的栅极接收第二位信号BS21)，则第一电容Cll可耦接于晶体管Tl的漏极与信号配线LS2之间，第二电容C21率禹接于晶体管Tl的源极与信号配线LS2之间。换言之,第一电容Cll及第二电容C21的一端(对应第一端)分别耦接晶体管Tl的漏极及源极，第一电容Cll及第二电容C21的另一端(对应第二端)接收第一位信号BSlI。相似地，第一电容C12耦接于晶体管T2的漏极与传送第二位信号BS22的信号配线LS5之间以串联晶体管T2的漏极与传送第一位信号BS12的信号配线LS4所形成的等效电容Ce (对应第一等效电容)，第二电容C22耦接于晶体管T2的源极与信号配线LS5之间以串联晶体管T2的源极与信号配线LS4所形成的等效电容Cd (对应第二等效电容)，借此可稳定晶体管T2的漏极与源极的电压电位。并且，透过重叠面积的调整，可使第一电容C12的电容量大致相同于等效电容Ce的电容量，且第二电容C22的电容量大致相同于等效电容Cd的电容量，借此提升稳定电压的效果。第一电容C13稱接于晶体管T3的漏极与传送第二位信号BS23的信号配线LS7之间以串联晶体管T3的漏极与传送第一位信号BS13的信号配线LS6所形成的等效电容Ce(对应第一等效电容)，第二电容C23耦接于晶体管T3的源极与信号配线LS7之间以串联晶体管T3的源极与信号配线LS6所形成的等效电容Cf (对应第二等效电容)，借此可稳定晶体管T3的漏极与源极的电压电位。并且，透过重叠面积的调整，可使第一电容C13的电容量大致相同于等效电容Ce的电容量，且第二电容C23的电容量大致相同于等效电容Cf的电容量，借此提升稳定电压的效果。图5A为依据本发明另一实施例图2的第二开关单元的电路示意图。图5B为依据本发明另一实施例图2的第二开关单元的结构示意图。请参照图3A、图5A及图5B，本实施例的第二开关单元的电路设计相似于第一开关单元FSU_la。在本实施例中，第二开关单元SSU_la更包括多个第三电容C31 C33及多个第四电容C31 C33。在本实施例中，晶体管T4的栅极耦接传送第四位信号BS41的信号配线LS12 (于结构上晶体管T4的栅极即信号配线LS12)，等同于晶体管T4的栅极接收第四位信号BS41。此时，第三电容C31耦接于晶体管T4的漏极与传送第三位信号BS31的信号配线LSll之间以串联晶体管Tl的漏极与信号配线LS12所形成的等效电容Cg (对应第三等效电容)，第四电容C41耦接于晶体管T4的源极与信号配线LSll之间以串联晶体管T4的源极与信号配线LS12所形成的等效电容Ch (对应第四等效电容)。换言之，第三电容C31及第四电容C41的一端(对应第一端)分别耦接晶体管T4的漏极及源极，第三电容C31及第四电容C41的另一端(对应第二端)接收第三位信号BS31。借此，可透过电容充放电的动作稳定晶体管T4的漏极与源极的电压电位。并且，透过重叠面积的调整，可使第三电容C31的电容量大致相同于等效电容Cg的电容量，且第四电容C41的电容量大致相同于等效电容Ch的电容量，借此提升稳定电压的效果。 在另一实施例中，若第二开关单元(如SSU_2)的晶体管T4的栅极耦接信号配线LSll (于结构上晶体管T4的栅极即信号配线LS11)时(等同于晶体管T4的栅极接收第三位信号BS31)，则第三电容C31可耦接于晶体管T4的漏极与信号配线LS12之间，第四电容C41耦接于晶体管T4的源极与信号配线LS12之间。换言之，第三电容C31及第四电容C41的一端(对应第一端)分别耦接晶体管T4的漏极及源极，第三电容C31及第四电容C41的另一端(对应第二端)接收第四位信号BS41。相似地，第三电容C32耦接于晶体管T5的漏极与传送第三位信号BS32的信号配线LS13之间以串联晶体管T5的漏极与传送第四位信号BS42的信号配线LS14所形成的等效电容Ci，第四电容C42耦接于晶体管T5的源极与信号配线LS13之间以串联晶体管T5的源极与信号配线LS14所形成的等效电容Cj，借此可稳定晶体管T5的漏极与源极的电压电位。并且，透过重叠面积的调整，可使第三电容C32的电容量大致相同于等效电容Ci的电容量，且第四电容C42的电容量大致相同于等效电容Cj的电容量，借此提升稳定电压的效果O第三电容C33耦接于晶体管T6的漏极与传送第三位信号BS33的信号配线LS15之间以串联晶体管T6的漏极与传送第四位信号BS43的信号配线LS16所形成的等效电容Ck，第四电容C43耦接于晶体管T6的源极与信号配线LS15之间以串联晶体管T6的源极与信号配线LS16所形成的等效电容Cl，借此可稳定晶体管T6的漏极与源极的电压电位。并且，透过重叠面积的调整，可使第三电容C43的电容量大致相同于等效电容Ck的电容量，且第二电容C43的电容量大致相同于等效电容Cl的电容量，借此提升稳定电压的效果。此外，依据图4B及图5B所示的第一开关单元FSU_la及第二开关单元SSU_la的结构，本发明实施例的晶体管为透过其漏极与源极相互耦接，因此可减少贯孔的数量，借此可降低栅极驱动器120的制造复杂度及制造成本。图6为依据本发明一实施例的栅极驱动器的运作方法的流程图。请参照图6，在本实施例中，会依据第一时序控制信号将栅极高电压逐个提供至显示面板的多个扫描线的其中之一(步骤S610)。以及，依据第二时序控制信号将栅极低电压逐个停止提供至这些扫描线的其中之一，并且将栅极低电压提供至其余的这些扫描线，其中这些扫描线为接收栅极高电压与栅极低电压的其中之一(步骤S620)。在本发明的一实施例中，第一时序控制信号由多个第一位信号及多个第二位信号所组成，第二时序控制信号由多个第三位信号及多个第四位信号所组成。其中，各个扫描线接收到栅极高电压时这些第一位信号及这些第二位信号的电压电位部分不同于其它扫描线接收到栅极高电压时这些第一位信号及这些第二位信号的电压电位。并且，各个扫描线未接收到栅极低电压时这些第三位信号及这些第四位信号的电压电位部分不同于其它扫描线未接收到栅极高电压时这些第三位信号及这些第四位信号的电压电位。其中，上述步骤的顺序为用以说明，本发明实施例不以此为限，并且上述步骤的细节可参照图2、图3A、图3B、图4A、图4B、图5A及图5B的实施例，在此则不再赘述。综上所述，本发明实施例的显示装置的栅极驱动器及其运作方法，其第一开关单元依据第一时序信号而逐个导通以传送第一致能电压至对应的驱动单元，而驱动单元依据所接收第一致能电压及屏蔽控制信号传送栅极高电压至对应的扫描线，并且第二开关单元依据第二时序信号而逐个关闭以使栅极低电压不会传送至对应的扫描线。借此，可透过简单的电路及简单的控制方式产生栅极信号，以降低栅极驱动器的制造成本。并且，每个晶体 管的漏极及源极可分别配置一电容，以稳定晶体管的漏极及源极的电压电位。再者，上述晶体管可以为氧化物半导体晶体管，例如氧化铟镓锌(Indium Gallium Zinc Oxide, IGZO)晶体管，以便用工艺的监控。于其它实施例中，亦可使用上述其它半导体种类晶体管及上述所述的晶体管种类。此外，晶体管为透过其漏极与源极相互耦接，因此可减少贯孔的数量，借此可降低栅极驱动器的制造复杂度及制造成本。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求书为准。
权利要求
1.一种显示装置的栅极驱动器，其特征在于，包括 多个第一开关单元，同时接收一第一致能电压及一第一时序控制信号； 多个驱动单元，分别耦接这些第一开关单元及一显示面板的多个扫描线，且同时接收一栅极高电压及一屏蔽控制信号；以及 多个第二开关单元，分别耦接这些扫描线，且同时接收一第二时序控制信号及一栅极低电压，这些第二开关单元于导通时传送该栅极低电压至对应的扫描线； 其中，这些第一开关单元依据该第一时序控制信号逐个导通以传送该第一致能电压至对应的驱动单元，这些驱动单元依据该第一致能电压及该屏蔽控制信号逐个导通以传送该栅极高电压至对应的扫描线，这些第二开关单元依据该第二时序控制信号逐个关闭，导通的第一开关单元与关闭的第二开关单元对应同一扫描线。
2.如权利要求I所述的显示装置的栅极驱动器，其特征在于，该第一时序控制信号由多个第一位信号及多个第二位信号所组成，其中各这些第一位信号的电压电位相反于对应的第二位信号的电压电位。
3.如权利要求2所述的显示装置的栅极驱动器，其特征在于，各这些第一开关单元包括多个第一开关，这些第一开关的控制端分别接收对应的第一位信号及对应的第二位信号的其中之一，其中第I个第一开关的第一端接收该第一致能电压，第η个第一开关的第二端耦接收对应的扫描信号，第i个第一开关的第一端耦接第i_l个第一开关的第二端，η及i分别为一正整数，i大于I且小于等于η。
4.如权利要求3所述的显示装置的栅极驱动器，其特征在于，各这些第一开关单元更包括多个第一电容及多个第二电容，其中各这些第一电容的第一端耦接对应的第一开关的第一端，各这些第二电容的第一端耦接对应的第一开关的第二端，当各这些第一开关的控制端接收对应的第一位信号时，对应的第一电容及对应的第二电容的第二端接收对应的第二位信号，当各这些第一开关的控制端接收对应的第二位信号时，对应的第一电容及对应的第二电容的第二端接收对应的第一位信号。
5.如权利要求4所述的显示装置的栅极驱动器，其特征在于，各这些第一电容的电容值等于对应的第一开关的第一端与控制端间的一第一等效电容的电容值，各这些第二电容的电容值等于对应的第一开关的第二端与控制端间的一第二等效电容的电容值。
6.如权利要求3所述的显示装置的栅极驱动器，其特征在于，各这些第一开关单元的这些第一开关的控制端所接收的第一位信号及第二位信号部分不同于其它第一开关单元的这些第一开关的控制端所接收的第一位信号及第二位信号。
7.如权利要求2所述的显示装置的栅极驱动器，其特征在于，这些第一位信号及这些第二位信号的转态时间完全重叠于该屏蔽控制信号的致能时间。
8.如权利要求2所述的显示装置的栅极驱动器，其特征在于，这些第一位信号的彼此间的频率倍数为2的m次方，m为不包含零的一正整数或一负整数。
9.如权利要求I所述的显示装置的栅极驱动器，其特征在于，各这些驱动单元包括 一控制开关，该控制开关的第一端接收一第一禁能电压，该控制开关的控制端接收该屏蔽控制信号；以及 一驱动开关，该驱动开关的第一端接收该栅极高电压，该驱动开关的控制端耦接对应的第一开关单元以接收该第一致能电压且耦接该控制开关的第二端，该驱动开关的第二端耦接对应的扫描线。
10.如权利要求9所述的显示装置的栅极驱动器，其特征在于，该第二时序控制信号由多个第三位信号及多个第四位信号所组成，当各这些第三位信号的电压电位为一第二致能电压时，对应的第四位信号的电压电位为一第二禁能电压，当各这些第三位信号的电压电位为该第二禁能电压时，对应的第四位信号的电压电位为该第二致能电压。
11.如权利要求10所述的显示装置的栅极驱动器，其特征在于，这些第三位信号及这些第四位信号的电压电位对应于该屏蔽控制信号的致能时间而切转换至一低导通电压。
12.如权利要求11所述的显示装置的栅极驱动器，其特征在于，该低导通电压为该第二致能电压及该第二禁能电压的平均。
13.如权利要求10所述的显示装置的栅极驱动器，其特征在于，各这些第二开关单元包括多个第二开关，这些第二开关的第一端接收该栅极低电压，这些第二开关的第二端耦接对应的扫描线，这些第二开关的控制端分别接收对应的第三位信号及对应的第四位信号的其中之一。
14.如权利要求13所述的显示装置的栅极驱动器，其特征在于，各这些第二开关单元更包括多个第三电容及多个第四电容，其中各这些第三电容的第一端耦接对应的第二开关的第一端，各这些第四电容的第一端耦接对应的第二开关的第二端，当各这些第二开关的控制端接收对应的第三位信号时，对应的第三电容及对应的第四电容的第二端接收对应的第四位信号，当各这些第二开关的控制端接收对应的第四位信号时，对应的第三电容及对应的第四电容的第二端接收对应的第三位信号。
15.如权利要求14所述的显示装置的栅极驱动器，其特征在于，各这些第三电容的电容值等于对应的第二开关的第一端与控制端间的一第三等效电容的电容值，各这些第四电容的电容值等于对应的第二开关的第二端与控制端间的一第四等效电容的电容值。
16.如权利要求13所述的显示装置的栅极驱动器，其特征在于，各这些第二开关单元的这些第二开关的控制端所接收的第三位信号及第四位信号部分不同于其它第二开关单元的这些第二开关的控制端所接收的第三位信号及第四位信号。
17.如权利要求10所述的显示装置的栅极驱动器，其特征在于，该第二致能电压大于该第一致能电压，该第一致能电压大于该栅极高电压，该第二禁能电压小于该第一禁能电压，该第一禁能电压小于该栅极低电压。
18.如权利要求17所述的显示装置的栅极驱动器，其特征在于，该第二致能电压与该第一致能电压的压差大于一临界电压，该第一致能电压与该栅极高电压的压差大于该临界电压，该第二禁能电压与该第一禁能电压的压差大于该临界电压，该第一禁能电压与该栅极低电压的压差大于该临界电压。
19.一种栅极驱动器的运作方法，其特征在于，包括 依据一第一时序控制信号将一栅极高电压逐个提供至一显示面板的多个扫描线的其中之一；以及 依据一第二时序控制信号将一栅极低电压逐个停止提供至这些扫描线的其中之一，并且将该栅极低电压提供至其余的这些扫描线，其中这些扫描线为接收该栅极高电压及该栅极低电压的其中之一。
20.如权利要求19所述的栅极驱动器的运作方法，其特征在于，该第一时序控制信号由多个第一位信号及多个第二位信号所组成，其中各这些第一位信号的电压电位相反于对应的第二位信号的电压电位。
21.如权利要求20所述的栅极驱动器的运作方法，其特征在于，各这些扫描线接收到该栅极高电压时这些第一位信号及这些第二位信号的电压电位部分不同于其它扫描线接收到该栅极高电压时这些第一位信号及这些第二位信号的电压电位。
22.如权利要求20所述的栅极驱动器的运作方法，其特征在于，这些第一位信号的彼此间的频率倍数为2的m次方，m为不包含零的一正整数或一负整数。
23.如权利要求19所述的栅极驱动器的运作方法，其特征在于，该第二时序控制信号由多个第三位信号及多个第四位信号所组成，其中各这些第三位信号的电压电位大致相反于对应的第四位信号的电压电位。
24.如权利要求23所述的栅极驱动器的运作方法，其特征在于，各这些扫描线未接收到该栅极低电压时这些第三位信号及这些第四位信号的电压电位部分不同于其它扫描线未接收到该栅极高电压时这些第三位信号及这些第四位信号的电压电位。
全文摘要
显示装置的栅极驱动器及其运作方法，包括多个第一开关单元、多个驱动单元及多个第二开关单元。这些第一开关单元依据第一时序控制信号逐个导通以传送第一致能电压至对应的驱动单元。这些驱动单元依据第一致能电压及屏蔽控制信号逐个导通以传送栅极高电压至对应的扫描线。这些第二开关单元于导通时传送栅极低电压至对应的扫描线，并且这些第二开关单元依据第二时序控制信号逐个关闭。导通的第一开关单元与关闭的第二开关单元对应同一扫描线。
文档编号G09G3/36GK102945656SQ201210338880
公开日2013年2月27日 申请日期2012年9月13日 优先权日2012年6月7日
发明者黄昱荣, 陈崇道 申请人:友达光电股份有限公司