栅极驱动装置的制作方法

本发明涉及一种栅极驱动装置，特别涉及一种用以驱动显示面板的栅极驱动装置。

背景技术：

在同步发光的主动式的发光二极管像素电路中，需在补偿阶段中同时开启所有的像素，以便能对像素中薄膜晶体管的导通电压的变异同时进行补偿的动作。在接下来的数据写入阶段，则需逐列的开启像素电路，以逐列的针对像素电路进行数据写入的动作。

在习知的技术领域中，同步发光的像素电路，常面临到多种问题。第一，同步发光的像素电路中需要设置特殊的信号以指示补偿阶段以及数据写入阶段的进行；第二，在应用于高分辨率的显示面板时，需要足够长的数据写入时间；第三，当栅极驱动电路中应用低温度多晶硅制程所制造的薄膜晶体管时，在当薄膜晶体管被断开时，仍具有相对高电子移动率，并容易造成电路节点上产生漏电的现象。

技术实现要素：

本发明提供一种栅极驱动装置，可应用于高分辨率的显示面板上。

本发明的栅极驱动装置包括多个移位寄存电路。移位寄存电路相互串联耦接，并分别产生多个栅极驱动信号，其中第n级的移位寄存电路包括输出级电路、第一电压调整器、第二电压调整器以及第三电压调整器。输出级电路具有一第一控制端、一第二控制端以及一第三控制端以分别接收第一控制信号、第二控制信号以及第三控制信号。输出级电路依据第一控制信号、第二控制信号以及第三控制信号以在输出端产生第n级栅极驱动信号。第一电压调整器耦接第一控制端，依据第一模式选择信号以及第二模式选择信号以选择栅极高电压或栅极低电压以调整第一控制信号。第二电压调整器耦接至第二控制端，依据前级栅极驱动信号以提供时钟脉冲信号以调整该第二控制信号，依据后级栅极驱动信号或第三控制信号以提供栅极高电压以调整第二控制信号，并依据反向时钟脉冲信号以调整第二控制信号。第三电压调整器耦接至第三控制端，依据第一模式选择信号、第二控制信号以及时钟脉冲信号以调整第三控制信号。

基于上述，本发明的栅极驱动装置通过多个电压调整器以调整控制端上的控制信号，并藉由控制信号控制输出级电路以产生栅极驱动信号。如此，栅极驱动器可在补偿阶段产生具有一致波形的多个栅极驱动信号，并在之后的写入阶段产生分别依序致能的多个栅极驱动信号。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的栅极驱动装置的示意图。

图2为本发明实施例的栅极驱动装置的动作波形图。

图3a至图3g为本发明实施例的栅极驱动装置的等效电路图。

其中，附图说明：

100：移位寄存电路

ce1、ce2、ce3：控制端

110：输出级电路

120～140：电压调整器

s[n]、q[n]、p[n]：控制信号

oe：输出端

t1～t13：晶体管

vgl：栅极低电压

vgh：栅极高电压

ss、sr：模式选择信号

c1、c2：电容

xck：反向时钟脉冲信号

ck：时钟脉冲信号

g[n]：第n级栅极驱动信号

q[n-1]：前级第二控制信号

g[n-1]：前级栅极驱动信号

g[n+2]：后级栅极驱动信号

ta0～ta7：时间区间

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参照图1，图1为本发明一实施例的栅极驱动装置的示意图。栅极驱动装置包括多个移位寄存电路，其中栅极驱动装置由移位寄存电路相互串联耦接来建构。以第n级的移位寄存电路100为范例，第n级的移位寄存电路100包括输出级电路110、第一电压调整器120、第二电压调整器130以及第三电压调整器140。输出级电路110具有第一控制端ce1、第二控制端ce2以及第三控制端ce3。第一控制端ce1、第二控制端ce2以及第三控制端ce3分别接收第一控制信号s[n]、第二控制信号q[n]以及第三控制信号p[n]。输出级电路110依据第一控制信号s[n]、第二控制信号q[n]以及第三控制信号p[n]以在输出端oe产生第n级栅极驱动信号g[n]。

在本实施例中，输出级电路110包括晶体管t4、t5、t11以及t13。晶体管t4的第一端接收栅极低电压vgl，晶体管t4的第二端耦接至输出端oe，且晶体管t4的控制端接收第二控制信号q[n]。晶体管t5的第一端接收栅极低电压vgl，晶体管t5的第二端耦接至输出端oe，晶体管t5的控制端接收第一控制信号s[n]。晶体管t13、t11相互串联耦接，其中晶体管t13的第一端与晶体管t11的第一端相互耦接，晶体管t11的第一端接收栅极高电压vgh，晶体管t13的第二端耦接至输出端oe，晶体管t13、t11的控制端共同接收第三控制信号p[n]。在本发明其他实施例中，晶体管t11、t13可以变更为单一晶体管或两个以上的相互串联的晶体管来实施，图1仅只是说明用的范例，不用以限缩本发明的范畴。通过多个串联的晶体管，可减小电路节点中的漏电现象。

电压调整器120耦接第一控制端ce1。电压调整器120依据模式选择信号ss以及模式选择信号sr以选择栅极低电压vgl或栅极高电压vgh以调整第一控制信号s[n]。在本实施例中，电压调整器120包括晶体管t6、t12以及电容c2。晶体管t6的第一端接收栅极低电压vgl，晶体管t6的第二端耦接至第一控制端ce1，并产生第一控制信号s[n]，晶体管t6的控制端接收模式选择信号ss。晶体管t12的第一端耦接至晶体管t6的第二端，晶体管t12的第二端接收栅极高电压vgh，晶体管t12的控制端接收模式选择信号sr。电容c2则耦接在输出端oe以及第一控制端ce1间。

电压调整器130耦接至第二控制端ce2。电压调整器130依据前级第二控制信号q[n-1]以提供时钟脉冲信号ck以调整第二控制信号q[n]。电压调整器130并依据后级栅极驱动信号g[n+2]或第三控制信号p[n]以提供栅极高电压vgh来调整第二控制信号q[n]，并依据反向时钟脉冲信号xck以调整第二控制信号q[n]。

在本实施例中，电压调整器130包括晶体管t1、t2、t3、t10以及电容c1。晶体管t1耦接成二极管组态，其控制端与第一端形成二极管的阴极，并接收时钟脉冲信号ck，晶体管t1的第二端则形成二极管的阳极，并耦接至晶体管t2的第一端。晶体管t2的第二端耦接至第二控制端ce2，晶体管t2的控制端接收前级第二控制信号q[n-1]。电容c1的一端接收反向时钟脉冲信号xck，其另一端耦接至第二控制端ce2。晶体管t3的第一端耦接至第二控制端ce2，晶体管t3的第二端接收栅极高电压vgh，晶体管t3的控制端接收后级栅极驱动信号g[n+2]。此外，晶体管t10的第一端耦接至第二控制端ce2，晶体管t10的第二端接收栅极高电压vgh，晶体管t10的控制端接收第三控制信号p[n]。

电压调整器140耦接至第三控制端ce3。电压调整器140依据模式选择信号ss、第二控制信号q[n]以及时钟脉冲信号ck以调整第三控制信号p[n]。

在本实施例中，电压调整器140包括晶体管t7、t8以及t9。晶体管t8耦接在第三控制端ce3以及栅极高电压vgh间，晶体管t8的控制端接收第二控制信号q[n]。晶体管t9耦接在第三控制端ce3以及栅极高电压间vgh，晶体管t9的控制端接收模式选择信号ss。晶体管t7耦接为二极管组态，其控制段以及第一端共同耦接以形成的阴极接收时钟脉冲信号ck，其第二端形成的阳极耦接至第三控制端ce3。

关于本发明实施例的栅极驱动装置的动作细节，请同时参照图2以及图3a至图3g，其中，图2为本发明实施例的栅极驱动装置的动作波形图，图3a至图3g为本发明实施例的栅极驱动装置的等效电路图。

请先参照图2以及图3a。在初始时间区间ta0，模式选择信号ss、sr分别为高电压电位(等于栅极高电压vgh)以及低电压电位(等于栅极低电压vgl)，而时钟脉冲信号ck以及反向时钟脉冲信号xck分别为低电压电位(等于栅极低电压vgl)以及高电压电位(等于栅极高电压vgh)。

在此时，晶体管t12被导通，并使第一控制信号s[n]的电压值等于栅极高电压vgh。晶体管t7被导通，使第三控制信号p[n]为栅极低电压vgl。对应为栅极低电压vgl的第三控制信号p[n]，晶体管t10、t11、t13被导通并使第二控制信号q[n]以及第n级栅极驱动信号g[n]的电压值均为栅极高电压vgh。

在另一方面，在时间区间ta0中，晶体管t2～t6以及t8～t9被断开。

接着请参照图2以及图3b，在时间区间ta1中，栅极驱动装置进入补偿阶段。在补偿阶段中，模式选择信号ss、sr分别转态为栅极低电压vgl以及栅极高电压vgh。电压调整器120中的，晶体管t6则被导通(晶体管t12被断开)，并使第一控制信号s[n]被拉低。对应于此，输出级电路110中的晶体管t5被导通并拉低第n级栅极驱动信号g[n]至栅极低电压vgl，而这个拉低动作并通过电容c2的耦合效应，使第一控制信号s[n]的电压值进一步被拉低至等于vgl–δv。其中，δv为一偏移值，其大小与电容c2提供的耦合率相关。

值得一提的，在栅极驱动装置中，基于等于栅极低电压vgl的模式选择信号ss，所有的移位寄存电路可同时产生等于栅极低电压vgl的栅极驱动信号，因此，在时间区间ta1中，前级栅极驱动信号g[n-1]、栅极驱动信号g[n]以及后级栅极驱动信号g[n+2]均等于栅极低电压vgl。

在另一方面，基于模式选择信号ss为栅极低电压vgl，电压调整器140中的晶体管t9被导通，并使第三控制信号p[n]被拉高至逻辑高电位vgh，并使电压调整器140中晶体管t10、输出级电路110中的晶体管t11、t13被断开。而基于后级栅极驱动信号g[n+2]等于栅极低电压vgl，电压调整器140中的晶体管t3被导通，并使第二控制信号q[n]维持为栅极高电压vgh。

接着请参照图2以及图3c，在时间区间ta2中，栅极驱动装置的补偿阶段结束，并准备进入写入阶段。在时间区间ta2中，模式选择信号ss、sr分别转态为栅极高电压vgh以及栅极低电压vgl，电压调整器120中的晶体管t12被导通(晶体管t6被断开)，并使第一控制信号s[n]被拉高至栅极高电压vgh。基于模式选择信号ss为栅极高电压vgh，电压调整器140中的晶体管t9被断开。而在时钟脉冲信号ck为低电压电位的条件下，电压调整器140中晶体管t7被导通，并使第三控制信号p[n]被拉高为栅极高电压vgh。在此同时，电压调整器130中的晶体管t10被导通，并使第二控制信号q[n]维持为栅极高电压vgh(此时晶体管t3为断开的状态)。

接着，在时间区间ta3，栅极驱动装置准备进入数据写入阶段。在时间区间ta3中，前级第二控制信号q[n-1]以及前级栅极驱动信号g[n-1]的电压值分别下降至等于vgl+|vth_t1|以及vgl+|vth_t1|+|vth_t4|。其中vth_t1以及vth_t4分别为前级移位寄存电路中晶体管t1以及t4的导通电压。

以下请参照图2以及图3d，在时间区间ta4，栅极驱动装置进入数据写入阶段的第一子阶段。在时间区间ta4中，前级第二控制信号q[n-1]进一步下降至等于vgl+|vth_t1|-δv1，电压调整器130中的晶体管t2被导通。其中δv1为一偏移值。且在当时钟脉冲信号ck等于栅极低电压vgl时，晶体管t1同时被导通，并使第二控制信号q[n]被拉低至vgl+|vth_t1|。在另一方面，基于第二控制信号q[n]被拉低的条件下，电压调整器140中的晶体管t8，在对应被导通，并使第三控制信号p[n]被拉高为等于vgh-δv2，其中偏移值δv2为因晶体管t8未完全导通所造成。并且，对应被拉高的第三控制信号p[n]以及拉低的第二控制信号q[n]，输出级电路110中的晶体管t4被导通，晶体管t11、t13则被断开，第n级栅极驱动信号g[n]对应被拉低至等于vgl+|vth_t1|+|vth_t4|。

以下请参照图2以及图3e，在时间区间ta5，栅极驱动装置进入数据写入阶段的第二子阶段。在时间区间ta5中，反向时钟脉冲信号xck由栅极高电压vgh转态至栅极低电压vgl，并通过电压调整器130中的电容c1的耦合效应，使第二控制信号q[n]下拉一偏移值δv1，并使第二控制信号q[n]的电压值等于vgl+|vth_t1|-δv1。偏移值δv1的大小与电容c1的耦合率相关联。通过进一步被拉低的第二控制信号q[n]，输出级电路110中的晶体管t4可以完全被导通，并使第n级栅极驱动电路g[n]可被完全拉低至等于栅极低电压vgl。另一方面，晶体管t8可完全导通，并使第三控制信号p[n]被拉高至栅极高电压vgh。

值得一提的，在图2的波形图中，前级第二控制信号q[n-1]等同于第二控制信号q[n]提早半个时钟脉冲信号ck的周期的信号。前级栅极驱动信号g[n-1]等同于栅极驱动信号g[n]提早半个时钟脉冲信号ck的周期的信号，而后级栅极驱动信号g[n+2]等同于栅极驱动信号g[n]延迟一个时钟脉冲信号ck的周期的信号。

以下请参照图2以及图3f，在时间区间ta6，栅极驱动装置进入电压保持阶段。在时间区间ta6中，后期栅极驱动信号g[n+2]被拉低(拉低至vgl+|vth_t1|+|vth_t4|)，并使电压调整器130中的晶体管t3被导通。晶体管t3传送栅极高电压vgh以拉高第二控制信号q[n]，并使输出级电路110中的晶体管t4被断开。同时，电压调整器140中的晶体管t8被断开，而晶体管t7则依据时钟脉冲信号ck被导通。通过被导通的晶体管t7，第三控制信号p[n]被拉低至vgl+|vth_t7|，其中vth_t7为晶体管t7的导通电压。

基于第三控制信号p[n]被拉低，输出级电路110中的晶体管t11、t13被导通，并使第n级栅极驱动信号g[n]上拉至栅极高电压vgh。

以下请参照图2以及图3g，在时间区间ta7中，后级栅极驱动信号g[n+2]下拉至栅极低电压vgl，并使电压调整器130中的晶体管t3被导通。且时钟脉冲信号ck转态为栅极高电压vgh，并使电压调整器140中的晶体管t7被断开。

在时间区间ta7后，后级栅极驱动信号g[n+2]上拉至栅极高电压vgh，并使电压调整器130中的晶体管t3被断开。

值得一提的，在时间区间ta7后，通过周期性转态为栅极低电压vgl的时钟脉冲信号ck，电压调整器140中的晶体管t7可周期性的被导通，并使第三控制信号p[n]维持在栅极低电压vgl。第n级栅极驱动信号g[n]可持续的被充电，并保持等于栅极高电压vgh，为被禁能的电压值。

综上所述，本发明通过多个电压调整器，藉由控制多个控制信号，来产生栅极驱动信号。本发明提出的栅极驱动器可在补偿阶段提供共同致能的多个栅极驱动信号，并在写入阶段产生依序致能的栅极驱动信号，以提供足够长的时间来执行数据写入动作。可有效搭配同步式主动有机发光二极管的显示面板，并应用在高分辨率的显示面板上。此外，在本发明实施例中，并通过多个串联的晶体管来建构电压调整器，可减少内部节点的漏电现象，节省电力的消耗。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。