一种移位寄存单元及驱动方法、栅极驱动电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存单元及驱动方法、栅极驱动电路。
【背景技术】
[0002]有机发光显示技术由于具有轻薄、省电等优点，很快成为显示技术领域发展的热点。对于有机发光显示器而言，驱动电路不仅需要提供扫描驱动信号，还需要提供发光驱动信号。
[0003]目前，扫描驱动信号和发光驱动信号分别由两个独立的驱动电路提供。这种设置方式需要的晶体管和电容的数量较多，而且需要多条时钟信号线(通常为4?6条)，导致驱动电路所占版图面积较大，由此获得的显示器的边框较宽，限制了版图设计的灵活性。
【发明内容】
[0004]本发明提供一种移位寄存单元及驱动方法、栅极驱动电路，以解决现有技术的问题。
[0005]第一方面，本发明提供一种移位寄存单元，包括，第一触发信号输入端、第二触发信号输入端、第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端、第一节点N1、第二节点N2、第三节点N3、第四节点N4、扫描信号输出端、发光信号输出端，以及第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第一电容Cl和第二电容C2 ；
[0006]其中，所述第一晶体管Tl的控制端电连接所述第三节点N3、第一极电连接所述第二电平信号端、第二极电连接所述扫描信号输出端；
[0007]所述第二晶体管T2的控制端电连接所述第四节点N4、第一极电连接所述第二时钟信号端、第二极电连接所述扫描信号输出端；
[0008]所述第三晶体管T3的控制端电连接所述扫描信号输出端、第一极电连接所述第二电平信号端、第二极电连接所述第三节点N3 ;
[0009]所述第四晶体管T4的控制端电连接所述第一时钟信号端、第一极电连接所述第一电平信号端、第二极电连接所述第三节点N3 ;
[0010]所述第五晶体管T5的控制端电连接所述第一电平信号端、第一极电连接所述第二节点N2、第二极电连接所述第四节点N4 ；
[0011]所述第六晶体管T6的控制端电连接所述第二节点N2、第一极电连接所述第二电平信号端、第二极电连接所述发光信号输出端；
[0012]所述第七晶体管T7的控制端电连接所述第一节点N1、第一极电连接所述第一电平信号端、第二极电连接所述发光信号输出端；
[0013]所述第八晶体管T8的控制端电连接所述第一触发信号输入端、第一极电连接所述第二电平信号端、第二极电连接所述第一节点NI ;
[0014]所述第九晶体管T9的控制端电连接所述第一时钟信号端、第一极电连接所述第一触发信号输入端、第二极电连接所述第二节点N2 ;
[0015]所述第十晶体管TlO的控制端电连接所述第一时钟信号端、第一极电连接所述第二触发信号输入端、第二极电连接所述第一节点NI ;
[0016]所述第一电容Cl的第一极与所述第二时钟信号端电连接，所述第一电容的第二极与所述第一节点NI电连接；
[0017]所述第二电容C2的第一极与所述第四节点N4电连接，所述第二电容的第二极与所述扫描信号输出端电连接。
[0018]第二方面，本发明提供的一种驱动方法，在第一时间段内，所述第一触发信号输入端输入高电平，所述第二触发信号输入端输入低电平；所述第一时钟信号端输入低电平，所述第二时钟信号端输入高电平；所述第一晶体管、所述第四晶体管、所述第五晶体管、所述第七晶体管、所述第九晶体管、所述第十晶体管导通，所述第二晶体管、所述第三晶体管、所述第六晶体管、所述第八晶体管断开；所述扫描信号输出端输出高电平，所述发光信号输出端输出低电平；
[0019]在第二时间段内，所述第一触发信号输入端输入高电平，所述第二触发信号输入端输入高电平；所述第一时钟信号端输入高电平，所述第二时钟信号端输入低电平；所述第一晶体管、所述第五晶体管和所述第七晶体管导通，所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管断开；所述扫描信号输出端输出高电平，所述发光信号输出端输出低电平；
[0020]在第三时间段内，所述第一触发信号输入端输入低电平，所述第二触发信号输入端输入高电平；所述第一时钟信号端输入低电平，所述第二时钟信号端输入高电平；所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管导通，所述第三晶体管和所述第七晶体管断开；所述扫描信号输出端输出高电平，所述发光信号输出端输出高电平；
[0021]在第四时间段内，所述第一触发信号输入端输入高电平，所述第二触发信号输入端输入低电平；所述第一时钟信号端输入高电平，所述第二时钟信号端输入低电平；所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管导通，所述第一晶体管、所述第四晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管断开；所述扫描信号输出端输出低电平，所述发光信号输出端输出高电平；
[0022]在第五时间段内，所述第一触发信号输入端输入高电平，所述第二触发信号输入端输入低电平；所述第一时钟信号端输入低电平，所述第二时钟信号端输入高电平；所述第一晶体管、所述第四晶体管、所述第五晶体管、所述第七晶体管、所述第九晶体管和所述第十晶体管导通，所述第二晶体管、所述第三晶体管、所述第六晶体管和所述第八晶体管断开；所述扫描信号输出端输出高电平，所述发光信号输出端输出低电平。
[0023]第三方面，本发明提供一种栅极驱动电路，包括第一时钟信号发生器、第二时钟信号发生器扫描触发信号发生器、发光触发信号发生器以及N级逐级串联的移位寄存单元，其中，N为正整数；
[0024]每一所述移位寄存单元的第一时钟信号端和第二时钟信号端分别电连接所述第一时钟信号发生器和所述第二时钟信号发生器，所述第一时钟信号发生器和所述第二时钟信号发生器输出的时钟信号反相；
[0025]第I级移位寄存单元的第一触发信号输入端、第二触发信号输入端分别接收扫描触发信号发生器和发光触发信号发生器，第M级移位寄存单元的第一触发信号输入端、第二触发信号输入端分别电连接所述第M-1级移位寄存单元的扫描信号输出端和发光信号输出端，其中，M为大于等于2且小于等于N的正整数。
[0026]本发明提供的移位寄存单元通过一个电路同时实现扫描驱动信号和发光驱动信号的输出，既减少了晶体管、电容和信号线的数量，又简化了时钟信号(由两个时钟信号实现移位寄存功能)，从而缩小了电路的占版面积，有利于窄边框设计以及提高版图设计的灵活性。此外，扫描驱动信号和发光驱动信号分别由反相的电平驱动，而且，扫描信号输出端的输出作为下一级移位寄存单元的扫描驱动信号，发光信号输出端的输出作为下一级移位寄存单元的发光驱动信号，降低了驱动电路的复杂度。
【附图说明】
[0027]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本发明一个实施例提供的一种移位寄存单元的电路结构图；
[0029]图2为本发明另一个实施例提供的一种移位寄存单元的电路结构图；
[0030]图3为本发明一个实施例提供的一种移位寄存单兀的驱动时序图；
[0031]图4为本发明一个实施例提供的一种栅极驱动电路的结构示意图；
[0032]图5为本发明一个实施例提供的一种栅极驱动电路的驱动时序图。
【具体实施方式】
[0033]为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0034]参考图1所示，为本发明一个实施例提供的一种移位寄存单元的电路结构图。该移位寄存单元包括:第一触发信号输入端S1、第二触发信号输入端S2、第一时钟信号端CLK1、第二时钟信号端CLK2、第一电平信号端V1、第二电平信号端V2、第一节点N1、第二节点N2、第三节点N3、第四节点N4、扫描信号输出端SOUT、发光信号输出端EOUT，以及第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第一电容Cl和第二电容C2。
[0035]其中，第一晶体管Tl的控制端电连接第三节点N3，第一极电连接第二电平信号端V2，第二极电连接扫描信