下，第一触发信号输入端Si为扫描触发信号输入端，用于输入扫描触发信号；第二触发信号输入端S2为发光触发信号输入端，用于输入发光触发信号。
[0070]针对本发明各实施例提供的移位寄存单元，本发明还提供一种移位寄存单元的驱动方法。参考图3所示，为本发明一个实施例提供的一种移位寄存单元的驱动时序图。该时序图是以纯P型晶体管构成的移位寄存单元为例进行说明，即第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第十晶体管TlO全部采用P型晶体管，与之相对应的，第一电平信号端Vl稳定输出低电平信号VGL，第二电平信号端V2稳定输出高电平信号VGH。
[0071]在第一时间段tl内，第一触发信号输入端SI输入高电平，第二触发信号输入端S2输入低电平；第一时钟信号端CLKl输入低电平，第二时钟信号端CLK2输入高电平；第四晶体管T4、第九晶体管T9和第十晶体管TlO导通，第八晶体管T8断开，第二触发信号输入端S2输入的低电平信号经第十晶体管TlO传输至第一节点NI，第一节点NI为低电位，第一触发信号输入端SI输入的高电平信号经第九晶体管T9传输至第二节点N2，第二节点N2为高电位，因此，第六晶体管T6断开，第七晶体管T7导通，因此，第一电平信号端Vl稳定输出的低电平信号VGL经第七晶体管T7传输至发光信号输出端E0UT，即在第一时间段tl内，发光信号输出端EOUT输出低电平；由于第四晶体管T4导通，第一电平信号端Vl稳定输出的低电平信号VGL经第四晶体管T4传输至第三节点N3，第三节点N3为低电位，第一晶体管Tl导通，同时，第一电平信号端Vl稳定输出低电平信号VGL使得第五晶体管T5导通，第一触发信号输入端SI输入的高电平信号经第九晶体管T9和第五晶体管T5传输至第四节点N4，第四节点N4为高电平，第二晶体管T2断开，因此，扫描信号输出端SOUT输出来自于第二电平信号端V2稳定输出高电平信号VGH，即在第一时间段tl内，扫描信号输出端SOUT输出高电平。
[0072]在第二时间段t2内，第一触发信号输入端SI输入高电平，第二触发信号输入端S2输入高电平；第一时钟信号端CLKl输入高电平，第二时钟信号端CLK2输入低电平。第四晶体管T4、第八晶体管T8、第九晶体管T9和第十晶体管TlO断开，由于第二时钟信号端CLK2由第一时间段tl的高电平变为低电平，由于第一电容Cl的存在，第一节点NI的电位被拉至更低，因此第七晶体管T7保持导通状态，发光信号输出端EOUT输出来自于第一电平信号端Vl稳定输出的低电平信号VGL，即在第二时间段t2内，发光信号输出端EOUT输出低电平。同时，第五晶体管T5导通，第二节点N2和第四节点N4均保持第一时间段Tl的高电位，第二晶体管T2和第六晶体管T6保持第一时间段tl的断开状态，同时第三节点N3周围的第一晶体管Tl、第三晶体管T3、第四晶体管T4以及连接导线的第一晶体管Tl的寄生电容使第三节点N3保持低电位，第一晶体管Tl导通，扫描信号输出端SOUT输出来自于第二电平信号端V2稳定输出高电平信号VGH，即在第二时间段t2内，扫描信号输出端SOUT输出高电平。进一步地，由于第三晶体管T3断开，使第三节点N3保持低电位，从而保持第一晶体管Tl导通。
[0073]在第三时间段t3内，第一触发信号输入端SI输入低电平，第二触发信号输入端S2输入高电平；第一时钟信号端CLKl输入低电平，第二时钟信号端CLK2输入高电平。第八晶体管T8、第九晶体管T9和第十晶体管TlO导通，第二触发信号输入端S2输入的低电平信号经第十晶体管TlO传输至第一节点NI，第一节点NI为高电位，第一触发信号输入端SI输入的低电平信号经第九晶体管T9传输至第二节点N2，第二节点N2为低电位，第六晶体管T6导通，第七晶体管T7断开，发光信号输出端EOUT输出来自第二电平信号端V2稳定输出的高电平信号VGH，即在第三时间段t3内，发光信号输出端EOUT输出高电平。同时，由于第四晶体管T4和第五晶体管T5导通，第三节点N3接收自于第一电平信号端Vl稳定输出的低电平信号VGL，第三节点N3为低电位，第一触发信号输入端SI输入的低电平信号经第九晶体管Τ9和第五晶体管T5传输至第四节点M，第四节点N4为低电位，第一晶体管Tl和第二晶体管T2同时导通，由于第二时钟信号端CLK2输入高电平，因此，在第三时间段t3内，扫描信号输出端SOUT输出高电平。此时，第三晶体管T3断开，使第三节点N3保持低电位，从而保持第一晶体管Tl导通。
[0074]在第四时间段t4内，第一触发信号输入端SI输入高电平，第二触发信号输入端S2输入低电平；第一时钟信号端CLKl输入高电平，第二时钟信号端CLK2输入低电平。虽然第二触发信号输入端S2恢复低电平，但由于第一时钟信号端CLKl输入高电平，第四晶体管T4、第八晶体管T8、第九晶体管T9和第十晶体管TlO断开，由于第一电容Cl的存在，第一节点NI维持上一时间段(第三时间段t3)的高电位，第七晶体管T7保持断开，由于第二节点N2周围的第六晶体管T6、第九晶体管T9、第五晶体管T5以及连接导线的第六晶体管T6的寄生电容使第二节点N2保持上一时间段(第三时间段t3)的低电位，第六晶体管T6导通，发光信号输出端EOUT输出来自第二电平信号端V2稳定输出的高电平信号VGH，即在第四时间段t4内，发光信号输出端EOUT输出高电平。同时，第二时钟信号端CLK2由上一时间段(第三时间段t3)的高电平转为低电平，由于第二电容C2的存在，第四节点N4被耦合至更低的电位，第二晶体管T2保持导通，扫描信号输出端SOUT稳定输出来自第二时钟信号端CLK2输出的低电平，即在第四时间段t4内，扫描信号输出端SOUT输出低电平。此时，第三晶体管T3被迅速导通，来自第二电平信号端V2稳定输出的高电平信号VGH经过第三晶体管T3将第三节点N3的电位拉至高电位，第一晶体管Tl断开，从而确保在第四时间段t4内扫描信号输出端SOUT稳定地输出低电平。
[0075]在第五时间段t5内，第一触发信号输入端SI输入高电平，第二触发信号输入端S2输入低电平；第一时钟信号端CLKl输入低电平，第二时钟信号端CLK2输入高电平。第四晶体管T4、第九晶体管T9和第十晶体管TlO导通，第二触发信号输入端S2输入的低电平信号经第十晶体管TlO传输至第一节点NI，第一节点NI为低电位，第七晶体管T7导通，第一触发信号输入端SI输入的高电平信号经第九晶体管T9传输至第二节点N2，第二节点N2为高电位，第六晶体管T6断开，发光信号输出端EOUT输出来自于第一电平信号端Vl稳定输出的低电平信号VGL，即在第五时间段t5内，发光信号输出端EOUT输出低电平。同时，由于第四晶体管T4导通，第一电平信号端Vl稳定输出的低电平信号VGL传输至第三节点N3，第三节点N3为低电位，第一晶体管Tl导通；同时，第五晶体管T5导通，第一触发信号输入端SI输入的高电平信号经第九晶体管T9和第五晶体管T5传输至第四节点M，第四节点N4为高电位，第二晶体管T2断开，扫描信号输出端SOUT输出来自第二电平信号端V2稳定输出的高电平信号VGH，即在第五时间段t5内，扫描信号输出端SOUT输出高电平。
[0076]需要说明的是，对于本发明实施例提供的移位寄存单元的驱动方法，并不局限于图3中所示的情况，也可以是适用于以纯N型晶体管构成的移位寄存单元，在此种情况下，与该移位寄存单元相对应的驱动时序图与图3正好反相，与之相对应的，第一电平信号端Vl稳定输出高电平信号VGH，第二电平信号端V2稳定输出低电平信号VGL，在此不再赘述。
[0077]在第五时间段t5之后的很长时间段内，发光信号输出端EOUT稳定地输出低电平，扫描信号输出端SOUT稳定地输出高电平，直至下一个有效输入到来。
[0078]参考图4所示，为本发明一个实施例提供的一种栅极驱动电路的结构示意图。该栅极驱动电路包括第一时钟信号发生器41、第二时钟信号发生器42、扫描触发信号发生器43、发光触发信号发生器44以及N级逐级串联的移位寄存单元，其中，N为正整数。
[0079]每级移位寄存单元的第一时钟信号端CLKl和第二时钟信号端CLK2分别电连接第一时钟信号发生器41和第二时钟信号发生器42。而且，第一时钟信号发生器41和第二时钟信号发生器42输出的时钟信号反相。
[0080]第I级移位寄存单元VSR(I)的第一触发信号输入端S1、第二触发信号输入端S2分别接收扫描触发信号发生器43和发光触发信号发生器44，第2级移位寄存单元VSR (2)的第一触发信号输入端S1、第二触发信号输入端S2分别电连接第一级移位寄存单元VSR(I)的扫描信号输出端SOUTl和发光信号输出端E0UT1。以此类推，第M级移位寄存单元VSR(M)的第一触发信号输入端S1、第二触发信号输入端S2分别电连接第M-1级移位寄存单元VSR(M-1)的扫描信号输出端S0UTM-1和发光信号输出端E0UTM-1，其中，m为大于等于2且小于等于N的正整数。因此，第N级移位寄存单元VSR(N)的第一触发信