一个栅极驱动电路外，还可设置多个或在其他侧边的非显示区设置栅极驱动电路。
[0066]进一步，如图7和图8所示，显示区11包括多条扫描线14、多条数据线15和由扫描线14和数据线15围合而成的阵列型像素区域16，栅极驱动电路13、13a以及13b中每级栅极驱动单元的输出端电连接一条扫描线14。
[0067]本发明实施例提供的显示装置，在保证了复位阶段电路稳定性的同时，栅极驱动电路中的栅极驱动单元减少了虚设栅极驱动单元，从而减小了栅极驱动单元以及栅极驱动电路占用的面积，有效地减小了边框宽度。另外在边框宽度有限的情况下，采用本发明实施例提供的显示装置更有助于实现更高的分辨率。
[0068]需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【主权项】
1.一种栅极驱动电路，其特征在于，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中， 沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端； 沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且 所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。2.如权利要求1所述的栅极驱动电路，其特征在于，沿所述第一方向排列的奇数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第一时钟信号端，所述奇数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第二时钟信号端；沿所述第一方向排列的偶数级栅极驱动单元的第一时钟信号输入端彼此电连接并连接至第二时钟信号端，所述偶数级栅极驱动单元的第二时钟信号输入端彼此电连接并连接至第一时钟信号端。3.如权利要求2所述的栅极驱动电路，其特征在于，每一级所述栅极驱动单元的所述第一扫描信号输入端均彼此电连接并连接至第一扫描信号端，且每一级所述栅极驱动单元的所述第二扫描信号输入端均彼此电连接并连接至第二扫描信号端。4.如权利要求3所述的栅极驱动电路，其特征在于，所述第一时钟信号端输出的第一时钟信号与所述第二时钟信号端输出的第二时钟信号相位相反，且所述第一扫描信号端输出的第一扫描信号与所述第二扫描信号端输出的第二扫描信号相位相反。5.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动单元，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容和第二电容；其中， 所述第一晶体管的栅极电连接第一输入端，所述第一晶体管的第一极电连接第一扫描信号输入端，所述第一晶体管的第二极电连接所述第二晶体管的第二极； 所述第二晶体管的栅极电连接第二输入端，所述第二晶体管的第一极电连接第二扫描信号输入端； 所述第三晶体管的栅极电连接所述第一电容的第二极，所述第三晶体管的第一极电连接第一电位，所述第三晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极； 所述第四晶体管的栅极电连接所述复位信号端及所述第五晶体管的栅极，所述第四晶体管的第一极电连接所述第一电位，所述第四晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极； 所述第五晶体管的栅极电连接所述复位信号端，所述第五晶体管的第一极电连接所述第一电位，所述第五晶体管的第二极电连接所述栅极驱动单元的输出端； 所述第六晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极，所述第六晶体管的第一极电连接所述第一电位，所述第六晶体管的第二极电连接所述第一电容的第二极； 所述第七晶体管的栅极电连接所述第一电容的第二极，所述第七晶体管的第一极电连接所述第一电位，所述第七晶体管的第二极电连接所述栅极驱动单元的输出端； 所述第八晶体管的栅极电连接第二时钟信号输入端；所述第八晶体管的第一极电连接所述第一电位，所述第八晶体管的第二极电连接所述栅极驱动单元的输出端； 所述第九晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极；所述第九晶体管的第一极电连接第一时钟信号输入端，所述第九晶体管的第二极电连接所述栅极驱动单元的输出端； 所述第一电容的第一极电连接所述第一时钟信号输入端；所述第一电容的第二极电连接所述第三晶体管的栅极； 所述第二电容的第一极电连接所述第一晶体管和所述第二晶体管的第二极；所述第二电容的第二极电连接所述栅极驱动单元的输出端。6.如权利要求5所述的栅极驱动电路，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为N型晶体管。7.如权利要求3或4任一项所述的栅极驱动电路，其特征在于，所述第一扫描信号和所述第二扫描信号控制所述栅极驱动电路沿所述第一方向或第二方向进行扫描；其中 所述第二方向为所述第一方向的反方向。8.一种显示装置，包括显示区以及包围所述显示区的非显示区， 其中，如权利要求1至7任一项所述的栅极驱动电路设置在所述非显示区的至少一侧。9.如权利要求8所述的显示装置，其特征在于，所述显示区包括多条扫描线、多条数据线和由所述扫描线和数据线围成的像素区域，每级所述栅极驱动单元的输出端电连接一条扫描线。10.一种如权利要求1所述栅极驱动电路的驱动方法，其特征在于，一帧扫描周期包括第一复位阶段、移位阶段和第二复位阶段。11.如权利要求10所述的驱动方法，其特征在于，所述移位阶段还包括沿所述第一方向移位阶段: 向沿所述第一方向的第一极栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。12.如权利要求10所述的驱动方法，其特征在于，所述移位阶段还包括沿所述第二方向移位阶段: 向沿所述第二方向的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端施加触发信号。13.如权利要求10所述的驱动方法，其特征在于，第一复位阶段和第二复位阶段时，同时向每级所述栅极驱动单元的所述复位信号输入端施加复位信号。
【专利摘要】本发明实施例提供了一种栅极驱动电路，包括多个沿第一方向级联的栅极驱动单元，至少一个所述栅极驱动单元包括第一扫描信号输入端、第二扫描信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位信号输入端、第一输入端、第二输入端及输出端，其中沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元的第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级栅极驱动单元的输出端；沿所述第一方向排列的第一级栅极驱动单元的第一输入端与最后一级栅极驱动单元的第二输入端彼此电连接并连接至触发信号端；且所述栅极驱动单元的所述复位信号输入端均彼此电连接并连接至复位信号端。
【IPC分类】G09G3/20
【公开号】CN105047120
【申请号】CN201510374488
【发明人】王超, 曹兆铿, 孙云刚
【申请人】上海天马微电子有限公司, 天马微电子股份有限公司
【公开日】2015年11月11日
【申请日】2015年6月30日