专利名称：液晶显示器件的阵列基板及其制造方法
技术领域：
本发明涉及一种液晶显示(LCD)器件，尤其涉及一种用于LCD器件的具 有改善特性的薄膜晶体管的阵列基板以及该阵列基板的制造方法。
背景技术：
LCD器件利用液晶分子的光学各向异性和偏振特性进行图像显示。液晶分 子因为具有细长形状从而具有排列的取向特性。因此，可通过向液晶分子施加 电场来控制液晶分子的排列方向。通过控制液晶分子的排列方向，沿着液晶分 子的排列方向折射光线从而进行图像显示。特别地，包括作为开关元件的薄膜晶体管(TFT)并且被称为有源矩阵LCD (AM-LCD)器件的LCD器件具有高分辩率和显示运动图像的优良品质。由于 LCD器件包括TFT作为开关元件，其还被称为TFT-LCD器件。一般地，LCD器件包括其上形成有TFT和像素电极的阵列基板，其上形成 有滤色片层和公共电极的滤色片基板，以及液晶层。阵列基板和滤色片基板彼 此面对并且分隔开配置。夹持在其间的液晶层由像素电极和公共电极之间引发 的电场驱动。图1所示是根据现有技术的用于LCD器件的阵列基板的像素区域平面图。 在图1中，在具有像素区域"P"的基板10上形成栅线20、栅极36、有源层 40、源极32、漏极34、数据线30和像素电极50。栅线20和数据线30彼此 交叉以限定像素区域"P"。栅极36连接到栅线20，且有源层40形成在栅极 36上方。源极32连接到数据线30上且与漏极34分离设置。栅极36、有源层 40、欧姆接触层(未示出)、源极32和漏极34构成薄膜晶体管(TFT) "T"。 另外，像素电极50形成在像素区域"P"内并通过漏接触孔38连接到漏极34。 源极和漏极32和34之间的有源层40的暴露部分被限定为沟道区。TFT "T" 的属性决定于沟道区。图2A到2D所示的是沿着图1中的线II - II提取的部分的制造工序截面图。 在像素区域"P"中限定有开关区域"S"。在开关区域"S"中形成有TFT "T"。如图2A所示，在基板10上形成第一金属层(未示出)并通过第一掩模工 序对其进行构图以形成栅线(未示出)和栅极36。栅极36设置在开关区域"S" 中。之后，栅绝缘层45通过在包括栅线(未示出)和栅极36的基板10上沉 积例如氮化硅(SiNx)和氧化硅(Si02)的无机绝缘材料形成。随后，如图2B所示，本征非晶硅层(未示出)和掺杂杂质的非晶硅层(未 示出)依次形成在栅绝缘层45上。之后，通过第二掩模工序对本征非晶硅层 (未示出)和掺杂杂质的非晶硅层(未示出)进行构图以形成有源层40和掺 杂杂质的非晶硅图案41。掺杂杂质的非晶硅图案41设置在有源层40上，有 源层40和掺杂杂质的非晶硅图案41都具有岛状且对应于栅极36。即，有源 层40和掺杂杂质的非晶硅图案41位于开关区域"S"内。然后，如图2C所示，通过在形成有有源层40和掺杂杂质的非晶硅图案 41 (见图2B)的基板10上沉积例如铜(Cu)、铝(Al)、铝合金(AlNd)等 导电金属材料而形成第二金属层(未示出)。之后，通过第三掩模工序对第二 金属层(未示出)构图以形成数据线(未示出)、源极32和漏极34。数据线 (未示出)与栅线(未示出)彼此交叉以限定像素区域"P"，且源极32连接 到数据线(未示出)。源极32和漏极34彼此分离设置并位于开关区域"S" 内。位于源极32和漏极34之间的部分可对应于栅极36的中心。之后，利用 源极32和漏极34作为掩模移除位于源极32和漏极34之间的暴露的掺杂杂质 的非晶硅图案41 (见图2B)以形成由掺杂杂质的非晶硅图案41 (见图2B)形 成的欧姆接触层42并暴露有源层40。暴露的有源层40被限定为沟道区"ch"。之后，如图2D所示，通过在源极32和漏极34上沉积例如氮化硅(SiNx) 和氧化硅(Si02)的无机绝缘材料而形成钝化层55，之后通过第四掩模构图对 其构图以形成暴露漏极34—部分的漏接触孔38。之后，通过在钝化层55上 沉积例如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料而形成透明导电 材料层(未示出)，之后通过第五掩模工序对其构图以形成像素电极50。像 素电极50通过漏接触孔38连接到漏极34。
在第三掩模工序中，湿刻蚀包括CU、A1和AlNd其中之一的第二金属层(未示出)。当进行湿刻蚀时，会过刻蚀(over-etched)第二金属层(未示出) 而在沟道区"ch"中形成不同的临界尺寸(CD)。即，沟道区的宽度，也就是 源极和漏极之间的距离，具有不理想的值，从而导致TFT的性能下降。参考图3A到3D，下面将详细解释第三掩模工序。图3A到3D分别图示了 图2C中所示的第三掩模工序的详细过程。在图3A中，在形成有栅极36、栅绝缘层45、有源层40和掺杂杂质的非 晶硅层41的基板10上形成顺次形成第二金属层65和光敏材料层70。光敏材 料层70可为正型。也就是说，光敏材料层70的未曝光部分不会显影。在光敏 材料层70上方设置包括透射区域"TA"和阻隔区域"BA"的掩模"M"。透射 区域"TA"具有大约100%的透射率，同时阻隔区域"BA"具有大约0%的透 射率。阻隔区域"BA"对应于有源层40的两端设置，而透射区域"TA"设置 在阻隔区域"BA"之间。也就是说，透射区域"TA"对应于栅极36。另外， 透射区域"TA"对应于第二金属层65要保留的部分。通过掩模"M"曝光光敏 材料层70，从而进行显影。如图3B所示，精确移除对应于透射区域"TA"的光敏材料层70 (见图3A) 以暴露第二金属层65，而保留对应于阻隔区域"BA"的光敏材料层70 (见图 3A)以在第二金属层65上形成光敏材料图案71。之后，如图3C所示，使用光敏材料图案71作为刻蚀掩模对第二金属层 65 (见图3B)进行刻蚀以形成源极32和漏极34并暴露掺杂杂质的非晶硅图 案41。当第二金属层65 (参见图2B)包括Cu、 Al和AlNd其中至少之一时， 对第二金属层65进行湿刻蚀。当进行湿刻蚀时，源极32和漏极34的边缘部 分B和C被暴露出来并由刻蚀剂过刻蚀。因此，源极32和漏极34之间的距离 大于理想的临界尺寸"CD1"。也就是说，源极32和漏极34之间的距离大于 光敏材料图案71之间的距离。之后，如图3D所示，利用源极32和漏极34刻蚀暴露的掺杂杂质的非晶 硅图案41 (见图3C)以形成由掺杂杂质的非晶硅图案41形成的欧姆接触层 42，并暴露有源层40。如上所述，将暴露的有源层40限定为沟道区"ch"。 由于源极32和漏极34之间的距离大于理想的临界尺寸"CD1"，沟道区的宽 度"CD2"也大于理想的临界尺寸"CD1"。
一般的，理想邻接尺寸"CD1"大约为5微米(um)，而沟道区"CD2" 的宽度大约为9"m。沟道区增加的宽度会引起TFT性能的恶化。另外，当制 造用于包括共平面开关(IPS)模式LCD器件的阵列基板时，线宽度的降低可 能引起例如信号延迟的问题。发明内容因此，本发明致力于提供一种用于LCD装置的阵列基板及其制造方法，充 分避免了由于现有技术的局限和缺点而导致的一个或多个问题。本发明另外的优点、目的和特点将在以下的描述中提出，其中一部分本领 域的普通技术人员可从描述中明显看出，或者通过对发明的实践领会到。本发 明的目的和其他优点可从文字描述和权利要求以及附图中特别指出的结构中 了解和获得。为了达到这些目标和其他优点，并且依照本发明的目的，如这里实施例和 全面描述的， 一种用于液晶显示器件的阵列基板，包括位于基板上的栅线； 位于栅线上的栅绝缘层；与栅线交叉的数据线；连接到栅线的栅极；位于栅绝 缘层上并对应于栅极的有源层；位于有源层上的第一和第二欧姆接触层，其中 第一和第二欧姆接触层以第一距离彼此分离；分别位于第一和第二欧姆接触层 上并以第一距离彼此分离的第一和第二阻隔图案，其中利用第一和第二阻隔图 案暴露有源层；分别位于第一和第二阻隔图案上并以大于第一距离的第二距离 彼此分离设置的源极和漏极，该源极连接到数据线；和连接到漏极的像素电极。本发明的另一方面， 一种用于液晶显示器件的阵列基板的制造方法，包括 在基板上形成栅线和栅极，栅极连接到栅线上；在栅极和栅线上形成栅绝缘层； 在栅绝缘层上形成有源层，在有源层上形成掺杂杂质的非晶硅图案，在位于有 源层上的掺杂杂质的非晶硅图案上形成金属图案，该有源层、掺杂杂质的非晶 硅图案和金属图案都对应于栅极；形成源极、漏极和数据线，其中源极和漏极 以第一距离彼此分离地设置在金属图案上，数据线与栅线交叉并连接到源极； 刻蚀金属图案和掺杂杂质的非晶硅图案以在源极和漏极下方形成第一和第二 阻隔图案，在第一和第二阻隔图案下方形成第一和第二欧姆接触层，其中第一 阻隔图案和第一欧姆接触层与第二阻隔图案和第二欧姆接触层以小于第一距 离的第二距离彼此分离设置；形成连接到漏极的像素电极。
可以理解，上述总体描述和以下的用于实施和解释的具体描述都是为了对 本发明的权利要求提供进一步的解释。
附图提供对本发明的进一步的理解，其包含在说明书中并构成说明书的一 部分，说明本发明的实施例并且和说明书一起用于解释本发明的原理。图1所示的是根据现有技术用于LCD器件的阵列基板的像素区域平面图； 图2A到图2D所示的是沿着图1中的线II-II提取的部分的制造工序截面图；图3A到3D分别图示了图2C中所示的第三掩模工序的详细过程；图4所示的是根据本发明的用于LCD器件的阵列基板的像素区域的平面图；图5A到5H所示的是沿着图4中的线V_ V提取的部分的制造工序截面图。
具体实施方式
下面将参照附图详细描述本发明的优选实施方式。图4所示的是根据本发明的用于LCD器件的阵列基板的像素区域的平面 图。在图4中，在具有像素区域"P"的基板110上形成栅线120、栅极122、 包括有源层130和欧姆接触层(未示出)的半导体层(未示出)、源极142 和漏极144、数据线140、阻隔图案136和像素电极150。栅线120和数据线 140彼此交叉以限定像素区域"P"。栅极122连接到栅极线120上，在栅极 122上方形成有源层130。源极142连接到数据线140并与漏极144分离设置。 栅极122、有源层130、欧姆接触层(未示出)、源极142和漏极144构成薄 膜晶体管(TFT) "T"。另外，像素电极150形成在像素区域"P"中以通过 漏接触孔149连接到漏极144。阻隔图案136设置在有源层130上方并位于源 极142和漏极144的下方。阻隔图案136之间的距离小于源极142和漏极144 之间的距离。源极142和漏极144分别包括铜(Cu)、铜钛合金(Cu-Ti)、 铝(Al)和铝合金(AlNd)中的至少一种。阻隔图案136包括钼(Mo)和钼钛 合金(MoTi)中的至少一种。位于阻隔图案136之间的有源层130的暴露部分 被限定为沟道区。TFT "T"的性能决定于沟道区。
图5A到5H所示的是沿着图4中的线V-V提取的部分的制造工序截面图。在本发明中，阻隔图案形成在源极和漏极的下方。阻隔图案由不与用于刻蚀源 极和漏极的刻蚀剂产生反应的阻隔金属材料形成。因此，即使过刻蚀源极和漏极，沟道区的宽度也具有理想的临界尺寸。结果，提高了TFT的性能。图5A所示的是第一掩模工序。在图5A中，在基板110上形成第一金属层(未示出)并通过第一掩模工序对其构图以形成栅线(未示出)和栅极122。 在像素区域"P"中限定开关区域"S"。栅极122设置在开关区域"S"中。 之后，通过在包括栅线(未示出)和栅极122的基板110上沉积例如氮化硅(SiNx)和氧化硅(Si02)的无机绝缘材料而形成栅绝缘层126。图5B所示的是第二掩模工序。如图5B所示，本征非晶硅层(未示出)、 掺杂杂质的非晶硅层(未示出)和第二金属层(未示出)顺次形成在栅绝缘层 126上。第二金属层(未示出)包括Mo和MoTi中的至少一种。第二金属层(未 示出)不会被刻蚀源极和漏极的刻蚀剂刻蚀，但是会被干刻蚀。之后，通过第 二掩模工序对本征非晶硅层(未示出)、掺杂杂质的非晶硅层(未示出)和第 二金属层(未示出)进行构图以形成有源层130、掺杂杂质的非晶硅图案131 和金属图案134的层叠结构。有源层130设置在栅绝缘层126上并与栅极122 对应设置。掺杂杂质的非晶硅图案131设置在有源层130上，而金属图案134 设置在掺杂杂质的非晶硅图案131上。也就是说，有源层130、掺杂杂质的非 晶硅图案131和金属图案134都具有岛状结构并设置在开关区域"S"内。图5C到5G显示的是第三掩模工序。在图5C中，通过在形成有栅绝缘层 126、有源层130、掺杂杂质的非晶硅图案131和金属图案134的整个基板110 上沉积Cu、 CuTi、 Al和AlNd中的至少一种而形成第三金属层138。特别地， 当第三金属层由Cu形成时，第三金属层具有包括其它材料的双层结构以防止 Cu金属层的扩散和恶化。在第三金属层138上形成光敏材料层170，在光敏材 料层170的上方设置具有透射区域"TA"和阻隔区域"BA"的掩模"M"。光 敏材料层170可以是正型且包括光阻材料。也就是说，光敏材料层170未被暴 光的部分不进行显影。然而，光敏材料层170也可以是负型。透射区域"TA" 具有大约100%的透射率，同时阻隔区域"BA"具有大约0%的透射率。阻隔 区域"BA"对应于有源层130的两端设置，而透射区域"TA"设置在阻隔区域 "BA"之间。也就是说，透射区域"TA"对应于栅极122。另夕卜，透射区域"TA" 对应于第三金属层138保留的部分。也就是说，透射区域"TA"对应于形成有 源极、漏极和数据线的部分。通过掩模"M"曝光光敏材料层170并进行显影。在图5D中，精确移除对应于透射区域"TA"(见图5C)的光敏材料层170 (见图5C)以暴露第三金属层138，而保留对应于阻隔区域"BA"的光敏材料 层70 (见图3A)以在第三金属层138上形成光敏材料图案171。位于光敏材 料图案171之间的部分对应于栅极122，其中的一个光敏材料图案171与另一 个光敏材料图案171之间以理想的临界尺寸"CD"彼此分离配置。之后，如图5E所示，使用光敏材料图案171作为刻蚀掩模对第三金属层 138 (见图5D)进行湿刻蚀以在金属图案134上形成源极142和漏极144。尽 管没有示出，同时形成与栅线交叉的数据线。由于湿刻蚀是各向同性的，第三 金属层138 (见图5D)被过刻蚀到端部"E"和"F"。因此，源极142和漏极 144之间的距离大于理想的临界尺寸"CD"。通过刻蚀第三金属层(见图5D)， 暴露位于源极142和漏极144之间的金属图案134。包括Mo和MoTi中至少一 种的金属图案134不会由刻蚀第三金属层138的刻蚀剂刻蚀。因此，即使过刻 蚀了第三金属层138 (见图5D)，沟道区的宽度也不受影响。之后，如图5F所示，利用光敏材料图案171顺次干刻蚀金属图案134 (见 图5E)和掺杂杂质的非晶硅图案131 (见图5E)以形成阻隔图案136和欧姆 接触层132。在这种情况下，干刻蚀是各向异性的。在有源层130上的欧姆接 触层132和改有源层构成半导体层133，而阻隔图案136形成在欧姆接触层132 上。因为阻隔图案136由导电材料形成，源极142和漏极144由于该阻隔图案 136而与欧姆接触层之间具有提高的欧姆接触性能。其中一个欧姆接触层132 和另一个欧姆接触层132分别设置在有源层130的两端，从而对应于栅极122 的有源层的中心区域暴露在欧姆接触层132之间。有源层130的暴露部分被限 定为沟道区"ch"。其中一个阻隔图案136和另一个阻隔图案136分别与一个 和另一个欧姆接触层132精确重叠。由于阻隔图案136和欧姆接触层132都由 各向异性的干刻蚀形成，沟道区"ch"的宽度对应于理想的临界尺寸"CD"。 也就是说，阻隔图案136之间的距离小于源极142和漏极144之间的距离。沟 道区"ch"的宽度依赖于阻隔图案136之间的距离，而不是源极142和漏极 144之间的距离。之后，如图5G所示，移除光敏材料图案171以暴露源极142和漏极144。
图5H所示的是第四和第五掩模工序。如图5H所示，通过在源极142和漏 极144上沉积例如氮化硅(SiNx)和氧化硅(Si02)的无机绝缘材料而形成钝 化层148，之后通过第四掩模工序对该钝化层148构图以形成漏接触孔149。 漏接触孔149暴露漏极144的一部分。之后，在钝化层148上沉积例如氧化铟 锡(IT0)和氧化铟锌(IZ0)的透明导电材料以形成透明导电材料层(未示出)， 之后通过第五掩模工序对该透明导电材料层(未示出)构图以形成像素区域"P" 中的像素电极150。像素电极150通过漏接触孔149连接到漏极。
通过上述五轮掩模工序制造用于LCD器件的阵列基板。在根据本发明的用 于LCD器件的阵列基板中，可由各向异性的干刻蚀形成的阻隔图案防止了沟道 区宽度的变化。由于在由湿刻蚀形成源极和漏极之后由干刻蚀形成阻隔图案， 沟道区的宽度依赖于阻隔图案之间的距离。因此，可得到具有理想临界尺寸的 沟道区的宽度。结果，提高了薄膜晶体管(TFT)的性能。上述工序可应用到传统的四轮掩模工序以制造阵列基板。在四轮掩模工序 中，半导体层和源极以及漏极通过单一掩模工序形成。
另外，上述制造工序也可用于制造用于IPS模式LCD器件的阵列基板中。 在该阵列基板中，由于例如栅线和数据线的电导线具有理想的宽度，将不存在 信号延迟的问题。
显然在不脱离本发明的精神和范围的情况下，本领域的普通技术人员可以 对本发明的有机电致发光装置及其制造方法做出各种改进和变型。因此，本发 明覆盖所有落入所附权利要求及其等效物所包含的范围之内的改进和变型。
权利要求
1.一种用于液晶显示器件的阵列基板，包括位于基板上的栅线；位于栅线上的栅绝缘层；与栅线交叉的数据线；连接到栅线的栅极；位于栅绝缘层上并对应于栅极的有源层；位于有源层上的第一和第二欧姆接触层，其中第一和第二欧姆接触层彼此分离第一距离；分别位于第一和第二欧姆接触层上并以第一距离彼此分离的第一和第二阻隔图案，其中利用第一和第二阻隔图案暴露有源层；分别位于第一和第二阻隔图案上并以大于第一距离的第二距离彼此分离设置的源极和漏极，该源极连接到数据线；和连接到漏极的像素电极。
2. 如权利要求1所述的基板，其特征在于，所述第一和第二阻隔图案包 括钼(Mo)和钼钛合金(MoTi)中的至少一种。
3. 如权利要求1所述的基板，其特征在于，所述源极和漏极包括铜(Cu)、 铜钛合金(Cu-Ti)、铝(Al)和铝合金(AlNd)中的至少一种。
4. 如权利要求1所述的基板，其特征在于，所述第一和第二欧姆接触、 第一和第二阻隔图案、源极和漏极的每一对都分别以栅极的中心线为中心对称 设置。
5. 如权利要求1所述基板，其特征在于，所述第一和第二阻隔图案之间 的空间与第一和第二欧姆接触层之间的空间精确重叠。
6. 如权利要求1所述的基板，其特征在于，进一歩包括具有漏接触孔的 钝化层，其中位于该钝化层上的像素电极通过该漏接触孔连接到漏极。
7. —种用于液晶显示器件的阵列基板的制造方法，包括 在基板上形成栅线和栅极，栅极连接到栅线上； 在栅极和栅线上形成栅绝缘层；在栅绝缘层上形成有源层，在有源层上形成掺杂杂质的非晶硅图案，并且 在有源层上的掺杂杂质的非晶硅图案上形成金属图案，该有源层、掺杂杂质的 非晶硅图案和金属图案都对应于栅极；形成源极、漏极和数据线，其中源极和漏极以第一距离彼此分离地设置在 金属图案上，数据线与栅线交叉并连接到源极；刻蚀金属图案和掺杂杂质的非晶硅图案以在源极和漏极下方形成第一和 第二阻隔图案并且在第一和第二阻隔图案下方形成第一和第二欧姆接触层，其 中第一阻隔图案和第一欧姆接触层与第二阻隔图案和第二欧姆接触层以小于 第一距离的第二距离彼此分离设置；并且形成连接到漏极的像素电极。
8. 如权利要求7所述的方法，其特征在于，形成源极、漏极和数据线的 步骤包括在金属图案上形成第一金属层；在对应于金属图案的第一金属层上形成第一和第二光敏材料图案，该第一 光敏材料层和第二光敏材料图案以第二距离彼此分离配置；并且采用第一和第二光敏材料图案作为刻蚀掩模湿刻蚀第一金属层。
9. 如权利要求8所述的方法，其特征在于，刻蚀金属图案和掺杂杂质的 非晶硅图案的步骤包括采用第一和第二光敏材料图案作为刻蚀掩模各向异性地干刻蚀金属图案 和惨杂杂质的非晶硅图案；并且移除第一和第二光敏材料图案。
10. 如权利要求9所述的方法，其特征在于，所述金属图案包括钼(Mo) 和钼钛合金(MoTi)中的至少一种。
11. 如权利要求10所述的方法，其特征在于，所述源极和漏极包括铜 (Cu)、铜钛合金(Cu-Ti)、铝(Al)和铝合金(AlNd)中的至少一种。
12. 如权利要求7所述的方法，其特征在于，所述方法还进一步包括在源 极和漏极上形成具有漏接触孔的钝化层，其中位于该钝化层上的像素电极通过 该漏接触孔连接到漏极。
13. 如权利要求7所述方法，其特征在于，第一和第二阻隔图案之间的空 间与第一和第二欧姆接触层之间的空间精确重叠。
全文摘要
本发明公开了一种用于液晶显示器件的阵列基板，其包括位于基板上的栅线；位于栅线上的栅绝缘层；与栅线交叉的数据线；连接到栅线的栅极；位于栅绝缘层上并对应于栅极的有源层；位于有源层上的第一和第二欧姆接触层，其中第一和第二欧姆接触层以第一距离彼此分离；分别位于第一和第二欧姆接触层上并以第一距离彼此分离的第一和第二阻隔图案，其中利用第一和第二阻隔图案暴露有源层；分别位于第一和第二阻隔图案上并以大于第一距离的第二距离彼此分离设置的源极和漏极，该源极连接到数据线；和连接到漏极的像素电极。
文档编号G02F1/136GK101211075SQ20071030236
公开日2008年7月2日 申请日期2007年12月25日 优先权日2006年12月26日
发明者梁埈荣 申请人:Lg.菲利浦Lcd株式会社