专利名称：阵列基板及其制造方法
技术领域：
本发明属于液晶显示技术领域，特别是涉及阵列基板及其制造方法。
背景技术：
在液晶显示领域中，薄膜晶体管(TFT)的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，使用透明氧化物半导体作为有源层材料来制造薄膜晶体管，并应用于电子器件及光器件的技术受到广泛关注。现在广为使用的氧化物半导体材料有铟镓锌氧化物(IGZO)、铟镓锡氧化物(ITGO)、铟锌氧化物(IZO)、氧化铟锡(ITO)等，以及与其相关的不同比例的配合物。现有氧化物TFT技术其截面结构如图I所示。对于底栅型结构需在有源层上的沟道区设置一个绝缘的刻蚀保护层6 (Etch stopper，简称ES)，在工艺进行时对其下的有源层5进行保护。其上源电极7a和漏电极7b由电阻较小的金属材料组成，是一层不透光的结构，该结构使液晶显示装置的开口率降低。此外，现有TFT结构中公共电极线3与栅极2同层，与像素电极距离较大，存储电容较小。现有氧化物TFT阵列基板的工艺需进行6次掩膜曝光，分别用于制作栅极2 (Gate)，公共电极线3，有源层5 (氧化物半导体)，保护层6 (ES)，数据线以及源漏极(S/D)、钝化层(PVX)和透明像素电极9a(IT0)。多次的掩膜曝光加大了工艺的难度，容易出现由于对位精度不足弓丨起的不良，产品良率下降。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是针对现有技术存在的问题，提供一种可以使液晶显示装置具有高开口率的阵列基板及其制造方法。( 二 )技术方案为了解决上述技术问题，本发明提供一种阵列基板，包括基板，形成于基板上的薄膜晶体管和形成于基板上的像素电极，所述薄膜晶体管的源极和/或漏极为透明导电材料。进一步地，所述薄膜晶体管包括由下而上覆盖在基板上的栅极、栅极绝缘层、有源层、钝化层、漏极和源极，所述有源层覆盖在栅极绝缘层上并位于栅极的上方；所述钝化层位于有源层之上，钝化层上有过孔；所述漏极覆盖在钝化层上，并通过过孔与有源层的一端连接；所述源极覆盖在钝化层上，并通过过孔与有源层的另一端连接；所述像素电极覆盖在钝化层上，并与所述漏极相连接。优选地，所述像素电极与所述漏极为一体结构。进一步地，所述薄膜晶体管的有源层为氧化物半导体，在所述有源层和钝化层之间还有保护层，所述保护层覆盖在有源层的沟道区上，所述沟道区位于漏极与有源层接触位置和源极与有源层接触位置之间。进一步地，还包括栅线和数据线；所述栅线覆盖在基板上，且与栅极连接；所述数据线位于栅极绝缘层和钝化层之间，所述源极通过过孔与数据线连接。进一步地，还包括公共电极线，所述公共电极线与数据线设置于同一层。进一步地，所述公共电极线与栅极绝缘层之间、数据线与栅极绝缘层之间设置有保护层。本发明还提供一种阵列基板的制造方法，包括
步骤a、在基板上沉积栅电极金属层，然后对栅金属层进行图形化，形成栅线及栅电极图形；步骤b、沉积栅电极绝缘层和氧化物半导体层，并对氧化物半导体层进行图形化，形成有源层；步骤C、依次沉积保护层和数据线金属层，然后对两者一起进行图形化，形成保护层及数据线图形；步骤e、沉积钝化层，并在有源层两端及数据线的上方的钝化层上刻蚀出过孔；步骤f、沉积透明导电膜，并对透明导电膜进行图形化，形成像素电极、漏极和源极图形，所述漏极通过过孔与有源层的一端连接，所述源极通过过孔与有源层的另一端连接，所述像素电极与所述漏极相连接。进一步地，在步骤c中，对保护层和数据线金属层进行图形化时，还同时形成公共电极线图形。其中，所述步骤c包括S301、形成有源层后的基板上依次沉积保护层和数据线金属层；S302、在数据线金属层上涂覆光刻胶；S303、使用半透膜或灰度掩膜进行曝光显影，使数据线、公共电极线图形区域的光刻胶完全保留；使沟道区的光刻胶部分保留；S404、经过光刻胶灰化及多步刻蚀形成公共电极线、数据线和保护层；所述公共电极线与栅极绝缘层之间、数据线与栅极绝缘层之间有保护层。进一步地，所述步骤c之后还包括步骤d :对暴露在保护层之外的有源层进行离子
注入处理。(三)有益效果上述技术方案具有如下优点本发明中采用透明导电材料作为源极和/或漏极，简化了薄膜晶体管结构，同时提高了使用本发明的液晶显示装置的开口率。阵列基板制作中，采用半曝光工艺(Half-Tone、Gray-Tone)，将保护层与数据线一次掩膜曝光制得，使阵列基板制作过程只需要进行5次掩膜曝光，简化了工艺，并降低了制作成本。
图I是现有技术中薄膜晶体管截面图；图2是本发明实施例阵列基板单一像素局部俯视图；图3是图2的A-A截面图；图4是本发明实施例完成步骤SI后阵列基板截面图5是本发明实施例完成步骤S2后阵列基板截面图；图6是本发明实施例完成步骤S304第一次刻蚀后阵列基板截面图；图7是本发明实施例完成步骤S304第二次刻蚀后阵列基板截面图；图8是本发明实施例完成步骤S305并清理光刻胶后阵列基板截面图；图9是本发明实施例完成步骤S4后阵列基板截面图。其中，I :基板；2 :栅极；3 :公共电极线；4 :栅极绝缘层；5 :有源层；5a :掺杂区域；6 :保护层；7a :源极；7b :漏极；7c :数据线；8 :纯化层；9a :像素电极；9b :源极；9c :漏极；10 :过孔；11 :光刻胶；12 :栅线。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本实施例提供一种阵列基板，包括基板，形成于基板上的薄膜晶体管和形成于基板上的像素电极，其中，薄膜晶体管的源极和/或漏极为透明导电材料。所述薄膜晶体管可以为底栅型或顶栅型。图2是本实施例阵列基板单一像素局部俯视图(其中的一种)，透明基板I上设有相互垂直交叉排列的栅线12和数据线7c，在其交叉点附近设有一个薄膜晶体管。栅线12向与薄膜晶体管底层的栅极2是一体结构。薄膜晶体管区域内包括有源层5和保护层6。有源层5为氧化物半导体材料，包括铟镓锌氧化物(IGZO)、铟镓锡氧化物(ITGO)、铟锌氧化物(IZO)、氧化铟锡(ITO)等，以及与其相关的不同比例的配合物，本实施例中采用的是IGZ0。漏极9c、源极9b和像素电极9a均为透明导电材料(比如IT0)，如图3所示，漏极9c、源极9b和像素电极9a位于有源层5的上方，且与有源层5在基板平面方向上有部分重叠，在重叠区域，源极9b和漏极9c分别通过过孔10连接有源层5的两端；另外，源极9b与数据线7c在基板平面方向也有部分重叠，在重叠区域，源极9b通过过孔10与数据线7c连接。此时，源极9b和漏极9c均为透明导电材料，像素电极9a与漏极9c为一体结构(如图3所示)。此外，也可以源极9b或漏极9c单独为透明导电材料，相对应的另一个电极(漏极9c或源极9b)为现有技术中的常规金属材料，仍可在一定程度上提供开口率。像素电极9a与漏极9c也可以为非一体结构，比如二者通过过孔连接或通过搭接的方式实现电连接。
由图2中还可以看出，平行于数据线7c的公共电极线3与像素电极9a在基板平面方向也有部分重叠。自下而上，透明基板I上设置栅极2，栅极2之上是栅极绝缘层4，有源层5，有源层5的沟道区域覆盖保护层6，有源层5之上覆盖有钝化层8，漏极9c和源极9b分别与沟道区域两侧的有源层5通过钝化层8上的过孔连接。源极9b的另一端也通过保护层8上的过孔连接到数据线7c上。现有技术中的公共电极线3与栅极2同层设置，其与像素电极9a之间的距离是栅极绝缘层4和钝化层8的厚度之和。在本实施例中，优选地，将公共电极线与与数据线设置于同一层。由图3可知，公共电极线3与数据线7c位于同一层，公共电极线3与像素电极9a间的距离为钝化层8厚度，远小于现有技术的栅极绝缘层4和钝化层8的厚度之和，因此增大了存储电容，提高了薄膜晶体管的性能。本领域的技术人员可以理解，本发明各实施例中的有源层也可以不使用金属氧化物半导体，而是使用普通半导体材料或有机半导体材料。本发明实施例提供一种阵列基板的制造方法，包括如下步骤SI、在基板上沉积栅电极金属层，然后通过第一次掩膜曝光工艺对栅电极金属层进行图形化，形成栅线12及栅极2图形，完成后阵列基板截面如图4所示；S2、沉积栅电极绝缘层和氧化物半导体IGZ0，并通过第二次掩膜曝光工艺对氧化物半导体进行图形化，形成有源层5，完成后阵列基板截面如图5所示；S301、形成有源层5后的基板I上依次沉积保护层6和数据线金属层；S302、在数据线金属层上涂覆光刻胶11 ；S303、使用半透膜(Half-Tone)或灰度掩膜(Gray-Tone)工艺进行曝光显影，使数据线7c、公共电极线3图形区域的光刻胶11完全保留；使沟道区的光刻胶11部分保留；S304、对经过步骤S303后的阵列基板进行多步刻蚀，其过程为第一次刻蚀一灰化一第二次刻蚀。首先刻蚀掉光刻胶完全去除区域的保护层和数据线金属层，完成后阵列基板的截面图如图6所示。然后对光刻胶11进行灰化，去除沟道区的光刻胶，此时数据线7c、公共电极线3图形区域的光刻胶11仍部分保留。接着继续对阵列基板进行第二次刻蚀，刻蚀掉沟道区保护层上方的数据线金属层，完成后阵列基板的截面图如图7所示。本领域的技术人员可以理解，本步骤及相关步骤也可以不形成公共电极线，存储电容通过Cst onGate的形式实现。S305、对阵列基板进行离子注入处理，使没有保护层覆盖的IGZO上形成掺杂区域5a，从而实现源电极、漏电极与有源层的更好的电接触。在进行离子注入工艺时，数据线7c、公共电极线3图形区域的光刻胶11未剥离。步骤S301 S305通过一次掩膜曝光工艺(第三次掩膜曝光工艺)形成了保护层6、数据线7c和公共电极线3。离子注入可以实现更好的电接触，在电接触良好的情况下也可以省略这一步骤。剥离光刻胶11后阵列基板的截面图如图8所示，然后继续进行以下步骤S4、在阵列基板上沉积钝化层8，通过第四次掩膜曝光在有源层5两端及数据线7c的上方的钝化层8上刻蚀出过孔10，完成后阵列基板的截面图如图9所示；S5、沉积ITO薄膜，并通过第五次掩膜曝光工艺对ITO薄膜进行图形化，形成包括像素电极9a和源极9b、漏极9c图形,漏极9c和源极9b通过钝化层8上的过孔10各自与有源层5和数据线7c连接。清除光刻胶后即完成上述实施例中一种阵列基板的制作，如图3所示。由以上实施例可以看出，本发明薄膜晶体管阵列基板的制作过程采用了五次掩膜曝光工艺，相比现有技术缩减了工艺段，降低了难度，简化了生产工程。薄膜晶体管中的保护层用于保护有源层，在离子注入工艺阶段，中间被覆盖的氧化物部分不会被离子掺杂，导电性差，而两端与源漏极接触的氧化物则在离子掺杂后导电性提高，与源漏极形成欧姆接触，两者结合从而形成TFT的沟道区域。如果不考虑像素电极与公共电极线之间的存储电容，公共电极线还可以同现有技术类似，与栅极同层设置。其制作方法在上述实施例的基础上，在第一次掩膜曝光时同时形成栅极2、栅线12和公共电极线3图形。与此同时，步骤S303中仅数据线图形区域的光刻胶完全保留，步骤S304中的第、一次刻蚀仅形成数据线以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
权利要求
1.一种阵列基板，包括基板，形成于基板上的薄膜晶体管和形成于基板上的像素电极，其特征在于，所述薄膜晶体管的源极和/或漏极为透明导电材料。
2.如权利要求I所述的阵列基板，其特征在于，所述薄膜晶体管包括由下而上覆盖在基板上的栅极、栅极绝缘层、有源层、钝化层、漏极和源极，所述有源层覆盖在栅极绝缘层上并位于栅极的上方；所述钝化层位于有源层之上，钝化层上有过孔；所述漏极覆盖在钝化层上，并通过过孔与有源层的一端连接；所述源极覆盖在钝化层上，并通过过孔与有源层的另一端连接；所述像素电极覆盖在钝化层上，并与所述漏极相连接。
3.如权利要求2所述的阵列基板，其特征在于，所述像素电极与所述漏极为一体结构。
4.如权利要求2或3所述的阵列基板，其特征在于，所述薄膜晶体管的有源层为氧化物半导体，在所述有源层和钝化层之间还有保护层，所述保护层覆盖在有源层的沟道区上，所述沟道区位于漏极与有源层接触位置和源极与有源层接触位置之间。
5.如权利要求4所述的阵列基板，其特征在于，还包括栅线和数据线；所述栅线覆盖在基板上，且与栅极连接；所述数据线位于栅极绝缘层和钝化层之间，所述源极通过过孔与数据线连接。
6.如权利要求5所述的阵列基板，其特征在于，还包括公共电极线，所述公共电极线与数据线设置于同一层。
7.如权利要求6所述的阵列基板，其特征在于，所述公共电极线与栅极绝缘层之间、数据线与栅极绝缘层之间设置有保护层。
8.—种阵列基板的制造方法，其特征在于，包括 步骤a、在基板上沉积栅电极金属层，然后对栅金属层进行图形化，形成栅线及栅电极图形； 步骤b、沉积栅电极绝缘层和氧化物半导体层，并对氧化物半导体层进行图形化，形成有源层； 步骤C、依次沉积保护层和数据线金属层，然后对两者一起进行图形化，形成保护层及数据线图形； 步骤e、沉积钝化层，并在有源层两端及数据线的上方的钝化层上刻蚀出过孔； 步骤f、沉积透明导电膜，并对透明导电膜进行图形化，形成像素电极、漏极和源极图形，所述漏极通过过孔与有源层的一端连接，所述源极通过过孔与有源层的另一端连接，所述像素电极与所述漏极相连接。
9.如权利要求8所述的阵列基板的制造方法，其特征在于，在步骤c中，对保护层和数据线金属层进行图形化时，还同时形成公共电极线图形。
10.如权利要求8所述的阵列基板的制造方法，其特征在于，所述步骤c包括 5301、形成有源层后的基板上依次沉积保护层和数据线金属层； 5302、在数据线金属层上涂覆光刻胶； 5303、使用半透膜或灰度掩膜进行曝光显影，使数据线、公共电极线图形区域的光刻胶完全保留；使沟道区的光刻胶部分保留； S404、经过光刻胶灰化及多步刻蚀形成公共电极线、数据线和保护层；所述公共电极线与栅极绝缘层之间、数据线与栅极绝缘层之间有保护层。
11.如权利要求8所述的阵列基板的制造方法，其特征在于，所述步骤c之后还包括步骤d:对暴露在保护层之外的有源层进行离 子注入处理。
全文摘要
本发明属于液晶显示技术领域，特别是涉及阵列基板及其制造方法。本发明中的氧化物薄膜晶体管阵列基板采用透明导电材料作为源极和/或漏极，简化了薄膜晶体管结构，同时提高了使用本发明的液晶显示装置的开口率。本发明中公共电极线与数据线同层设置，减小了公共电极线与像素电极间的距离，增大了存储电容，提高了阵列基板的性能。阵列基板制作中，采用半灰阶掩膜多步刻蚀的方法，使得刻蚀保护膜与数据线通过一次掩膜曝光制得，使阵列基板制作过程只需要进行5次掩膜曝光，简化了工艺，并降低了制作成本。
文档编号G02F1/1362GK102636927SQ20111043916
公开日2012年8月15日 申请日期2011年12月23日 优先权日2011年12月23日
发明者牛菁 申请人:京东方科技集团股份有限公司