一种阵列基板、显示面板、显示装置以及制备方法
【技术领域】
[0001] 本发明实施例设及触控技术领域，尤其设及一种阵列基板、显示面板、显示装置W 及制备方法。
【背景技术】
[0002] 随着电子科技的发展，显示装置的功能并不仅仅局限于接收视频信号而后进行显 示，现今的显示装置还集成有触控功能，即能够根据操作者对显示装置的触控操作信息，输 入控制指令。
[0003] 目前，触摸屏按照组成结构可W分为；外挂式触摸屏、覆盖表面式触摸屏、W及内 嵌式触摸屏。其中，内嵌式触摸屏将触摸屏的触控电极内嵌在液晶显示屏内部，可W减薄模 组整体的厚度，又可W大大降低触摸屏的制作成本，受到各大面板厂家青睐。
[0004] 但对于现有的内嵌式触摸屏的阵列基板中各功能膜层的布局和设计比较复杂，制 程数量较多，导致制备成本较高，限制了其广泛应用。
【发明内容】
[0005] 本发明提供一种阵列基板、显示面板、显示装置W及制备方法，W实现减少内嵌式 触摸屏的制程数量，优化膜层布局，降低成本。
[0006] 第一方面，本发明实施例提供了一种阵列基板的制备方法，包括：
[0007] 在衬底基板上顺序形成多个间隔设置且W阵列方式排列的薄膜晶体管、第一纯化 层、多条触控信号线和像素电极层；
[000引其中，所述像素电极层形成多个间隔设置且W阵列方式排列的像素电极，所述像 素电极层与所述触控信号线同层绝缘设置。
[0009] 第二方面，本发明实施例还提供了一种阵列基板，包括：
[0010] -衬底基板；
[0011] 位于所述衬底基板上方的多个间隔设置且W阵列方式排列的薄膜晶体管；
[0012] 位于所述薄膜晶体管所在膜层上方上的第一纯化层；
[0013] 位于所述第一纯化层上方的多条触控信号线和像素电极层；
[0014] 其中，所述像素电极层包括多个间隔设置且W阵列方式排列的像素电极，所述像 素电极层与所述触控信号线同层绝缘设置。
[0015] 第=方面，本发明实施例还提供了一种显示面板，包括：
[0016] 上述各实施例所述的阵列基板，
[0017] 与所述阵列基板相对设置的彩膜基板；
[0018] 位于所述阵列基板和所述彩膜基板之间的显示介质层。
[0019] 第=方面，本发明实施例还提供了一种显示装置，包括：
[0020] 驱动巧片，W及上述各实施例所述的显示面板，所述驱动巧片用于显示驱动和触 控驱动。
[0021] 本发明通过在衬底基板上顺序形成多个间隔设置且W阵列方式排列的薄膜晶体 管、第一纯化层、多条触控信号线和像素电极层；其中，所述像素电极层形成多个间隔设置 且W阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置，减少内 嵌式触摸屏的制程中掩模板（mask)数量，优化膜层布局，降低成本。
【附图说明】
[0022] 图1为本发明实施例中提供的一种阵列基板的制备方法的流程示意图；
[0023]图2为本发明实施例提供的一种阵列基板的剖面结构示意图；
[0024] 图3为本发明实施例提供的又一种阵列基板的制备方法的流程示意图；
[0025] 图4a-图4f为与图3中各步骤对应的剖面结构示意图；
[0026] 图5为本发明实施例提供的又一种阵列基板的制备方法的流程示意图；
[0027] 图6a-图6e为与图5中各步骤对应的剖面结构示意图；
[002引图7为本发明实施例提供的一种制备像素电极层的俯视结构示意图；
[0029]图8为本发明实施例提供的一种阵列基板的薄膜晶体管的剖面结构示意图；
[0030] 图9为本发明实施例提供的又一种阵列基板的薄膜晶体管的剖面结构示意图；
[0031] 图10为本发明实施例提供的一种公共电极块设置方式示意图；
[0032] 图11为本发明实施例提供的又一种公共电极块设置方式示意图；
[0033] 图12为本发明实施例提供的一种显示面板的结构示意图；
[0034] 图13为本发明实施例提供的一种显示装置的结构示意图。
【具体实施方式】
[0035] 下面结合附图和实施例对本发明作进一步的详细说明。可W理解的是，此处所描 述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便 于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0036] 图1为本发明实施例中提供的一种阵列基板的制备方法的流程示意图，如图1所 示，该方法可W包括W下步骤：
[0037] 步骤110、在衬底基板上顺序形成多个间隔设置且W阵列方式排列的薄膜晶体管、 第一纯化层；
[003引所述衬底基板可W是玻璃或者透明塑料等，所述薄膜晶体管用于在阵列基板中的 每个像素中起到开关元件的作用。所述第一纯化层为绝缘材料，用于将薄膜晶体管与其上 方的各导电膜层电绝缘。
[0039] 步骤120、在所述第一纯化层上方依次形成多条触控信号线和像素电极层；
[0040] 其中，所述像素电极层形成多个间隔设置且W阵列方式排列的像素电极，所述像 素电极层与所述触控信号线同层绝缘设置。
[0041] 本发明实施例通过在所述第一纯化层上方依次形成多条触控信号线和像素电极 层，并且使所述像素电极层与所述触控信号线同层绝缘设置，减少了阵列基板的膜层数量， 从而降低了阵列基板的厚度。
[0042] 基于本发明的同一构思，本发明实施例还提供一种阵列基板，图2为本发明实施 例提供的一种阵列基板的剖面结构示意图，如图2所示，所述阵列基板包括：一衬底基板 11 ;位于所述衬底基板11上方的多个间隔设置且W阵列方式排列的薄膜晶体管12 (仅示出 一个），位于所述薄膜晶体管12所在膜层上方上的第一纯化层13 ;位于所述第一纯化层13 上方的多条触控信号线14和像素电极层15 ;其中，所述像素电极层15包括多个间隔设置 且W阵列方式排列的像素电极151，所述像素电极层15与所述触控信号线14同层绝缘设 置。
[0043] 需要说明的是，为了便于描述，本发明实施例提供的阵列基板的制备方法W及阵 列基板，仅示出了与本发明实施例相关的部分结构W及制备步骤，而非所述阵列基板的全 部机构及制备步骤，只要保证在衬底基板上顺序形成多个间隔设置且W阵列方式排列的薄 膜晶体管、第一纯化层、多条触控信号线和像素电极层，并且所述像素电极层与所述触控信 号线同层绝缘设置即可。在其他实施例中，阵列基板有多种具体的制备方式，所述阵列基 板的各膜层也具有其他的设置方式，例如阵列基板中用于触控的公共电极块的制备步骤不 同，公共电极块的位置设置不同等。下面将就优选实施例进行详细描述。
[0044] 图3是本发明实施例提供的又一种阵列基板的制备方法的流程示意图。图4a-图 4f是与图3中各步骤对应的剖面结构示意图；如图3和图4a-图4f所示，阵列基板的制备 方法包括：
[0045] 步骤210、在衬底基板上顺序形成多个间隔设置且W阵列方式排列的薄膜晶体管、 第一纯化层；
[0046] 如图4a所示，在衬底基板21上顺序形成多个间隔设置且W阵列方式排列的薄膜 晶体管22 (仅示出一个）、第一纯化层23。
[0047] 步骤220、在所述第一纯化层中形成像素电极接触孔，W使所述像素电极与所述薄 膜晶体管的漏极电连接；
[0048] 如图4b所示，在所述第一纯化层23中形成像素电极接触孔