，所述公共电极接触孔36贯穿所述第二纯 化层35,W使所述触控信号线38与其对应的公共电极块电连接，并与其他公共电极块电绝 缘；所述像素电极接触孔37贯穿所述第一纯化层33和所述第二纯化层35,W使所述像素 电极391与对应的薄膜晶体管32的漏极或源极电连接。
[0075] 在上述各实施例的基础上，进一步的，在衬底基板上形成多个间隔设置且W阵列 方式排列的薄膜晶体管的同时，还包括：形成多条数据线和多条扫描线，所述触控信号线在 所述衬底基板上的投影位于所述数据线或扫描线在所述衬底基板上的投影内。该样设置的 好处是可W保证各触控信号线不影响阵列基板的像素开口率。
[0076] 优选的，设置所述第一纯化层的厚度范围为3000A-;巧000A。第一纯化层的厚度 在该范围内变化可w减小公共电极块与数据线，w及减小公共电极块与扫描线之间的寄生 电容，从而减小功耗，提高触控性能。
[0077] 进一步的，设置所述第二纯化层的厚度范围为ioooA-5000A。第二纯化层的厚 度在该范围内变化可W增加公共电极块与像素电极之间的存储电容，增强公共电极块与像 素电极之间的电场，提高对液晶分子的驱动能力，从而改善显示性能，降低功耗。
[007引可选的，所述第一纯化层和/或第二纯化层的材料为氮化娃（Si化）和氧化娃 (SiOx)中的任意一种。
[0079] 与图5所示的阵列基板的制备方法对应，本发明实施例还提供了又一种阵列基 板，所述阵列基板的剖面结构示意图请参见图6e，如图6e所示，所述阵列基板包括；一衬底 基板31 ;位于所述衬底基板31上方的多个间隔设置且W阵列方式排列的薄膜晶体管32,位 于所述薄膜晶体管32所在膜层上方上的第一纯化层33 ;位于所述第一纯化层33上的多个 间隔设置且W阵列方式排列的公共电极块34 ;位于所述公共电极块34所在膜层上方的第 二纯化层35 ;位于所述第二纯化层35上方的多条触控信号线38和像素电极层39。其中，所 述像素电极层39形成有多个间隔设置且W阵列方式排列的像素电极391，所述像素电极层 39与所述触控信号线38同层绝缘设置，所述公共电极接触孔36贯穿所述第二纯化层35， W使所述触控信号线38与其对应的公共电极块电连接，并与其他公共电极块电绝缘；所述 像素电极接触孔37贯穿所述第一纯化层33和所述第二纯化层35,W使所述像素电极391 与对应的薄膜晶体管32的漏极电连接，所述公共电极接触孔36和像素电极接触孔37具有 不同深度，且在同一工艺中同时形成。
[0080] 本发明实施例通过提供的阵列基板W及制备方法，像素电极层与触控信号线同层 设置，像素电极层位于所述公共电极块所在膜层上方，并且同时形成具有不同深度的公共 电极接触孔和像素电极接触孔，使所述触控信号线与其对应的公共电极块电连接，并与其 他公共电极块电绝缘；使像素电极与对应的薄膜晶体管的漏极或源极电连接，从而减少了 工艺制程数量，降低了成本。
[0081] 在上述各实施例的基础上，所述像素电极层还包括；多条相互绝缘的保护线，每条 保护线覆盖每条触控信号线的输出端。图7为本发明实施例提供的一种制备像素电极层的 俯视结构示意图。如图7所示，所述像素电极层包括多个间隔设置且W阵列方式排列的像 素电极481W及多条相互绝缘的保护线482,每条保护线482覆盖每条触控信号线47的输 出端。在所述第一纯化层上方形成像素电极层时，包括形成多个间隔设置且W阵列方式排 列的像素电极W及多条相互绝缘的保护线。所述保护线与所述像素电极在同一工艺中形 成。该样设置的原因是：先形成多条触控信号线，再形成像素电极层，由于像素电极层是在 形成触控信号线之后，所W，可W在像素电极层的形成工艺中具体实现多个间隔设置且W 阵列方式排列的像素电极W及多条相互绝缘的保护线的同时制备。其中每条保护线覆盖每 条触控信号线的输出端，触控信号线的输出端与驱动巧片连接，W实现触控信号的传输。由 于在后续制备显示面板过程中，需要在阵列基板上设置彩膜基板，而彩膜基板的尺寸一般 比阵列基板的尺寸要小，导致阵列基板上与驱动巧片相连的触控信号线的输出端暴露在环 境中。若触控信号线暴露在环境中，在后续生产制造、测试、搬运过程中容易被划伤，因此本 发明实施例通过先形成多条触控信号线，再形成像素电极层，并且像素电极层包括多个间 隔设置且W阵列方式排列的像素电极W及多条相互绝缘的保护线，每条保护线覆盖每条触 控信号线的输出端，能够防止阵列基板在后续生产制造、测试、搬运过程中对触控信号线的 划伤问题。
[0082] 在上述实施例的基础上，可选的，所述阵列基板的薄膜晶体管可W为底栅结构，对 应的，在衬底基板上形成多个间隔设置且W阵列方式排列的薄膜晶体管包括：
[0083] 在所述衬底基板上顺序形成栅极、栅极绝缘层、半导体层、源极和漏极。
[0084]图8为本发明实施例提供的一种阵列基板的薄膜晶体管的剖面结构示意图，如图 8所示，所述阵列基板的薄膜晶体管为底栅结构，由下及上，所述薄膜晶体管依次包括位于 所述衬底51上方的栅极52、栅极绝缘层53、半导体层54、源极55和漏极56。
[0085] 在其他实施方式中，所述阵列基板的薄膜晶体管还可W为顶栅结构，对应的，在衬 底基板上形成多个间隔设置且W阵列方式排列的薄膜晶体管包括：
[0086] 在所述衬底基板上顺序形成半导体层、源极、漏极、栅极绝缘层和栅极。
[0087]图9为本发明实施例提供的又一种阵列基板的薄膜晶体管的剖面结构示意图，如 图9所示，所述阵列基板的薄膜晶体管为顶栅结构，由下及上，所述薄膜晶体管依次包括位 于所述衬底61上方的半导体层62、源极63、漏极64、栅极绝缘层65和栅极66。
[008引具体的，多个间隔设置且W阵列方式排列的公共电极块至少可W通过W下方式设 置：
[0089] 图10为本发明实施例提供的一种公共电极块设置方式示意图，如图10所示，所述 阵列基板中两个相邻的公共电极块101的间隙在衬底基板上的投影位于两个相邻的像素 电极102的间隙在衬底基板上的投影内。此时，优选的，设置所述触控信号线103在衬底基 板上的投影内覆盖所述相邻公共电极块间隙。该样设置的好处是可W避免相邻像素电极的 间隙处的数据线与像素电极之间产生的电压差引起的漏光现象。
[0090] 图11为本发明实施例提供的又一种公共电极块设置方式示意图，如图11所示，所 述阵列基板中两个相邻的公共电极块111的间隙在所述衬底基板上的投影位于对应的所 述像素电极112在所述衬底基板上的投影内。该样设置的好处是，由于相邻的像素电极间 的数据线上方有公共电极块遮挡，因此不会出现漏光现象。
[0091] 本发明实施例还提供一种显示面板，图12为本发明实施例提供的一种显示面板 的结构示意图，如图12所示，所述显示面板包括阵列基板121、与所述阵列基板121相对 设置的彩膜基板122,W及位于所述阵列基板121和所述彩膜基板122之间的显示介质层 123。其中所述阵列基板为上述各实施例所述的阵列基板。所述显示面板由于采用上述各 实施例所述的阵列基板，因此同样具备所述阵列基板相同的有益效果。
[0092] 本发明实施例还提供了显示装置，图13为本发明实施例提供的一种显示装置的 结构示意图，如图13所示，所述显示装置包括：驱动巧片131和显示面板132,还可W包括 用于支持显示面板装置正常工作的其他部件。其中所述显示面板为上述各实施例所述的显 示面板。所述驱动巧片用于显示驱动和触控驱动。上述的显示装置可W为手机、平板电脑、 电子纸、电子相框中的任意一种。
[0093] 本实施例提供的显示装置，由于采用了上述显示面板，因此