专利名称：基于排列的高深宽比纳米粒子网络的电子设备的制造方法
技术领域：
本发明涉及纳米结构的材料以及他们在微电子设备中的应用。具体地，本发明涉及构成高深宽比(high aspect ratio)纳米粒子的排列结构以及在制造微电子设备中使用高深宽比纳米粒子的排列结构的低成本处理。
背景技术：
在过去的40-50年，基于硅的互补金属氧化物半导体(CMOS)电子器件经历了显著发展。期望的是，通过不断引入新的材料和设备结构以提高性能和降低成本，CMOS电子器件将继续成为信息技术的中坚力量。然而，基于硅的电子器件在低端和高端市场两个方面正在面临不断增加的挑战。在低端市场中，有机电子在过去十年取得了巨大发展。特定类型的有机材料和低成本、大面积制造工艺(例如印刷)的结合能够生产出薄的、轻量级的、柔韧的和低成本的电子设备。目前，有机电子设备的性能受到有机材料中电荷载体的非常低的移动性的限制。 这意味着，射频电路或快速显示设备的制造仍旧是一个挑战。一旦解决了这些问题，有机电子设备将与基于硅的设备实现竞争。在高端市场中，CMOS微电子技术正快速达到理论缩放极限。进一步的缩放努力期望将设备扩展到纳米电子领域。例如，已示出基于各个高深宽比纳米粒子(其具有几纳米的直径和大约0.1-10微米的长度)的结合的各种设备。高深宽比纳米粒子的典型实例是碳纳米管(CNT)。这种设备的实例包括场效应晶体管(FET)、二极管、逻辑电路元件、发光设备和不同类型的传感器。具体地，一种碳纳米管，半导体单壁碳纳米管(SWNT)作为一维电子材料非常有前景。SWNT具有一些特殊的有趣的属性，例如，高达100，000cm2/VS的室温电荷移动性(这大于比晶体硅移动性更大的量级)、多达IOVcm2的载流能力以及大于IO5的0N/0FF电流比。 SWNT的这些独特属性促使研究者制造比传统基于硅的电子设备具有更好性能和更高缩放密度的设备。目前，并未很好地建立基于电子电路的单CNT的大规模制造的行业规模化进程。 此外，由于个体CNT的有限载流能力，需要在单设备中并排排列多个CNT，以匹配于对应的基于硅设备的电流密度。个体CNT的精确定位超出了电流生长的能力和组装技术，并且为基于CNT的电子应用造成主要的技术障碍。另一方面，代替尝试在设备制造中操控个体高深宽比纳米粒子，已设想出在设备结构中使用自然形成的高深宽比纳米粒子。典型的实例是碳纳米管网络(CNTN)，这是沉积在衬底上的CNT阵列，非常类似多孔薄膜。使用本领域中已知的处理，可简单地生成随机导向的CNTN。如果CNTN的密度足够高，纳米管将互连并形成连续电路径。CNTN的有引人注意的特征是其保持个体CNT的许多有趣的电子器件属性，同时提供用于大规模生产的处理能力。相比于有机或聚合体半导体材料，CNTN提供高于10倍的电荷移动性，更低的操作电压以及放置于各种衬底上的能力。
制造CNTN的方法可包括(1)本地化合成处理，其中CNTN衬底也是CNT生长衬底； 和( 远程合成处理，其中CNT独立于衬底生产，并随后沉积在衬底上。在本地化CNTN合成中，从衬底上某些位置沉积的纳米大小催化剂颗粒在衬底上生长CNTN。在这个处理中，CNT生长通常需要高生长温度(典型地大于700°C )。这意味着衬底必须能够承受高温。本地化合成可能对于低成本电子器件中使用的许多衬底是不可接受的，特别对于各种类型的聚合物衬底。远程合成处理考虑在低温衬底(例如硅、玻璃和各种聚合物)上生成CNTN。CNT 的生长和CNTN的沉积在时间和空间上分离。例如，CNT可按自由形式生长，并随后在溶液中分散。溶液可经由旋涂或喷溅沉积在衬底上。然后，使得衬底干化。应指出，CNT在溶液中的分散是极困难的工艺。近来，提出了基于浮粒的远程合成处理。在该处理中，将CNT在气体中合成，然后从气相直接干化沉积在衬底上。同构CNTN在低温下形成在衬底上。相比于基于溶液的方法，基于浮粒的方法包括更少的步骤。因此，对于大规模生产，这是简单的、低成本和可接受的。在CNTN沉积在衬底上之后，在衬底上建立微电子设备结构。传统集成电路(IC)制造方法可用于摹制(pattern) CNTN层，并沉积和摹制电介质和金属层。在微米级摹制CNTN 的最简单和最广泛使用的方法是标准光刻和剥离处理。为了进一步提高设备性能和制造产量，非常期望CNTN中的纳米管至少部分地定向在某个方向。这样，随后的设备制造可有利地使用该用于提高互连纳米管的电流承载能力的定向方向。存在用于CNT沉积，甚至CNT排列的方法。然而，这些方法是复杂和昂贵的。 在本发明中，引入构成高深宽比纳米粒子的结构的低成本处理。该处理基于低温浮粒化学汽相沉积，并且他适合于大规模生产。具体地，该处理适合于构成基于CNT的纳米电子设备制造的CNTN衬底。此外，该处理允许高深宽比纳米粒子至少部分地排列。另外，还引入有利地使用纳米粒子的定向提高载流能力的设备制造方法。
发明内容
在本发明的第一方面，提供一种方法。该方法包括提供高深宽比纳米粒子的浮粒悬浮；以及在衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层。在所述衬底上设置的所述高深宽比纳米粒子至少被部分地排列。在该方法中，所述高深宽比纳米粒子可以是个体或成束形式的碳纳米管、或碳纳米线。所述碳纳米管可以是单壁碳纳米管。在上述方法中，提供高深宽比纳米粒子的浮粒悬浮包括提供催化剂纳米粒子的浮粒悬浮；以及在所述催化剂纳米粒子的浮粒悬浮中的所述催化剂纳米粒子的表面上生长所述高深宽比纳米粒子。所述浮粒悬浮包括作为载体气体的一氧化碳。所述浮粒悬浮中的高深宽比纳米粒子的至少50%可被充电。所述催化剂是以下元素之一铁、镍、钼和钴。在上述方法中，在设置在衬底临近的电极对之间应用电压以建立电场，以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。备选地，在上述方法中，在设置在衬底上的导电接触对之间应用电压以建立电场，以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。在本发明的第二方面，提供一种用于在上面形成电子设备结构的底板。该底板包括衬底，以及设置在衬底的至少一个表面上的高深宽比纳米粒子的层。所述衬底上的高深宽比纳米粒子至少部分地排列。所述高深宽比纳米粒子的层通过包括以下步骤的过程被设置在衬底上提供高深宽比纳米粒子的浮粒悬浮；以及在衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层。在所述底板中，所述高深宽比纳米粒子可以是个体或成束形式的碳纳米管、或碳纳米线。所述碳纳米管可以是单壁碳纳米管。在上述底板中，提供高深宽比纳米粒子的浮粒悬浮包括提供催化剂纳米粒子的浮粒悬浮；以及在所述催化剂纳米粒子的浮粒悬浮中的所述催化剂纳米粒子的表面上生长所述高深宽比纳米粒子。所述浮粒悬浮包括作为载体气体的一氧化碳。所述浮粒悬浮中的高深宽比纳米粒子的至少50%可被充电。所述催化剂是以下元素之一铁、镍、钼、和钴。在上述底板中，在设置在衬底临近的电极对之间应用电压以建立电场，以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。备选地，在上述底板中，在设置在衬底上的导电接触对之间应用电压以建立电场， 以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。该底板还可包括在衬底上应用的第二电场的影响下，设置在所述衬底上的相同或不同高深宽比纳米粒子的第二层。所述第二层中的高深宽比纳米粒子至少部分地排列。所述衬底可以是半导体板。所述半导体板具有绝缘体顶层，以及所述高深宽比纳米粒子设置在所述绝缘体顶层上。在本发明的第三方面，提供一种电子设备结构。该设备结构包括第一导电端子和第二导电端子，都设置在衬底的表面上并且彼此分离一段距离；以及多个高深宽比纳米粒子，其跨越所述距离连接所述第一和第二导电端子。所述高深宽比纳米粒子至少部分地排列。所述高深宽比纳米粒子通过包括以下步骤的过程被设置在衬底上提供高深宽比纳米粒子的浮粒悬浮；以及在衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层。在该设备结构中，所述高深宽比纳米粒可以是个体或成束形式的碳纳米管、或碳纳米线。所述碳纳米管是单壁碳纳米管。上述设备结构还可包括绝缘层，覆盖所述第一和第二导电端子以及连接所述第一和第二导电端子的多个高深宽比纳米粒子；以及第三导电端子，其被设置为重叠于在绝缘层上或在第一和第二导电端子相对的衬底的另一表面上的多个高深宽比纳米粒子。所述第一和第二导电端子分别形成源极端子和漏极端子，以及所述第三导电端子形成场效应晶体管的栅极端子。在上述设备结构中，在所述第一导电端子和所述第二导电端子之间应用电压以建立电场，以及所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。备选地，在上述器件结构中，在设置在衬底临近的电极对之间应用电压以建立电场，以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列，以及其中根据高深宽比纳米粒子的排列方向设置所述第一和第二导电端子。
考虑到结合附图提供的随后具体实施方式
，本发明的特征和优点将变得清楚，其中图1 (a)和1 (b)是顶栅FET的示意性图示，1 (a)是FET的截面图，1 (b)是FET的顶面图；图2是在衬底上沉积的随机定向的CNTN层；图3是在随机定向的CNTN上构建的FET沟道的示意性图示；图4是制造基于高深宽比纳米粒子的电子设备的过程的流程图；图5是纳米粒子合成反应堆的示意性截面图；图6(a)是静电除尘器(ESP)室的示意性截面图；图6(b)是ESP室的样品架的示意图；图7 (a)示意性示出在ESP室中的电场的一个示例性设置；图7(b)示意性示出在如图7(a)中所示的电场设置下在衬底上沉积的定向CNTN ；图8示意性示出在ESP室中的电场的另一示例性设置；图9(a)和9(b)示出电场的设置，其中电极位于衬底上；图10(a)示出在集成电路(IC)衬底上的晶体管沟道的传统设置；以及图10(b)示出在考虑图7(b)所示的CNTN定向时在IC衬底上的晶体管沟道的配置。
具体实施方式
在下文中，通过各个实例说明本发明的原理。可理解，本发明的范围不限于这些特定实例。图1 (a)和1 (b)示出顶栅FET的示例性结构。半导体高深宽比纳米粒子(例如个体或绑定形式的碳纳米管、或碳纳米线，具体地，SWNT是优选的)的网络10设置于具有绝缘顶层22 (例如，具有二氧化硅(SiO2)顶层的硅衬底)的衬底20上。两个金属接触M和 26设置于衬底20上，经由CNTN 10连接。绝缘体层28设置于CNTN 10和金属接触M和沈上。第三金属接触30设置于CNTN 10之上的绝缘体层观上。CNTN 10形成分别用作源极端子和漏极端子两个金属接触M和26之间的沟道，并且第三金属接触30用作栅极端子。 背接触40沉积在沟道10相对的硅衬底20的侧面。如图2示意性所示，现有技术的CNTN 10是随机定向地沉积在衬底20上的CNT的阵列。互连CNT可形成许多电路径。一般地，如图3所示，漏极端子和源极端子(M，26)可设置在CNTN层10之上或CNTN层之下。端子、沟道之间的连接经由互连纳米管建立。栅极端子(未示出)可位于CNTN层(顶栅结构)上或CNTN层下，在衬底20的相对表面(背栅结构)上。设备的沟道电流密度可依赖于沟道区域中CNT的数目。为了 IC制造，单晶体管栅极通常小于微米的十分之一宽。这意味着，如果CNT随机定向，则晶体管的特征可在一个单元与另一个单元之间不同。如果CNT定向在某个方向并且晶体管沟道构成为与这个方向平行，则将减少在晶体管性能方面设备与设备的不同， 并且将提高IC的制造产量。
现参照图4，根据本发明的制造纳米电子设备的过程50包括三步。第一步52包括高深宽比纳米粒子的浮粒生长。在特定实施例中，描述CNT的生长。第二步M包括在衬底上的排列的高深宽比纳米粒子的低温化学汽相沉积。具体地，CNT直接从气相干化沉积在衬底上以低温在衬底上形成同构的、排列的CNTN膜。第三步56包括基于纳米粒子排列的设备制造。该过程是简单的，低成本的，并且适合于大规模制造。1. CNT 合成CNT合成是经由上述基于浮粒的远程合成过程。如图5所示，在本发明的一个实施例中，CNT(优选地SWNT)借助于催化剂在合成反应堆60中生长。催化剂可通过来自电阻加热的催化剂线的汽化在催化剂生成器64中生成。纳米大小的催化剂粒子通过一氧化碳(CO)气体71(典型地，流速300Cm7min)中的蒸汽成核(vapor nucleation)形成。通过水制冷嘴65，由CO气流72 (典型地，流速IOOcm3Aiin)在反应堆60的陶瓷管芯中引入生成的催化剂粒子。催化剂纳米粒子悬浮在CO气体中。反应堆核的温度受熔炉62的控制。 适当的催化剂元素包括铁0 )、镍(Ni)、钼金(Pt)和钴(Co)，其中狗是优选的。CNT生长发生在反应堆的高温区域(典型地，对于SWNT为生长温度 800°C-1000°C)中纳米大小催化剂粒子的表面上。生长的CNT 68可以是个体纳米管形式， 或更可能是绑定纳米管形式。CNT悬浮在浮粒中，并且浮粒流向反应堆60的出口。在反应堆的出口，存在静电除尘器(ESP)室。2. CNTN沉积和CNT的定向携带生长的CNT的浮粒离开反应堆，并进入ESP室。如图6所示，ESP室包括盖 71，其在一端朝向合成反应堆60打开；和样品架72，其适应于盖71。在ESP室70中，在其上面沉积CNTN的衬底80位于样品架72上(还见图6(b))。衬底80保持在室温。在样品架72中，存在与衬底80电接触的中心电极76。电极76和盖71通过绝缘材料(例如聚四氟乙烯)74电分离。在一个实施例中，在电极76和除尘器室盖71之间应用DC电压V，围绕衬底80的区域建立电场。发现，当退出合成反应堆时，至少一些个体和绑定的CNT自发地被充电(即携带电荷)。因此，当CNT到达衬底80的表面时，那些充电的CNT受到电场影响。电场建立机械偶极矩，其迫使携带电荷的CNT沿着电场的方向排列。因此，电场可用于加速CNT沉积以及在衬底上排列CNT。在电场的影响下，在衬底上从气相直接沉积的CNT 至少部分地排列。为了更好地排列，充电的个体CNT或CNT束的量优选地超过50%。更优选地，充电的个体CNT或CNT束的量超过80%。如果未应用电场，在浮粒流中的CNT倾向于围绕衬底，使得很少的纳米管落在表面上。衬底的表面上应用的电场应具有一个足够大的值，用于加速CNTN沉积和沿着预定方向排列纳米粒子。通过改变电场强度和收集时间，可控制性地调节CNTN密度。例如，为了获得接近于渗透阈值( 1-5CNT束/ μ m2)的低密度CNTN，当应用 2. 5kV/cm的电场时， 收集时间可设置在30和120秒之间。可根据以下公式估计CNTN密度P calc 其中t是收集时间(分钟)，C是在ESP中关于应用的电场的CNT浓度变化(CNT 束/cm3)，Q是浮粒流速率(cm7min)，S是衬底面积(μ m2)。因此，可通过简单调节收集时间来控制收集过程期间的CNTN密度。因为在低温下进行CNTN沉积，可使用不同类型的衬底，例如玻璃、硅和各种聚合物衬底。由于电场的方向确定了 CNT的定向，所以可通过设置电极的位置和调节电场的强度来建立各种CNT定向模式。作为实例，图7(a)与图6(a)和6 (b)相应地示出中心电极76 的位置和ESP室的盖71。当在中心电极76和室盖71之间应用DC电压时，衬底80具有与中心电极76相同的电压电势。箭头指示电场的方向。图7(b)示出得到的在衬底80上CNT 的分布。CNT至少部分地沿着电场的方向排列。图8示出电极设置的另一实例。多个电极81-86围绕衬底80设置(实际上，电极 81、82、84和85可分别设置在衬底80的每侧，并且电极83和86可设置在衬底上或下)。电极81、82和83彼此平行，并垂直于χ轴。电极84、85和86彼此平行，并垂直于y轴。当在电极83和81之间以及电极83和82之间应用DC电压V时，电场沿着χ轴(箭头的实线) 定向。因此，沉积的CNT具有沿着χ方向的主要排列方向。类似地，当在电极86和85之间以及电极86和84之间应用DC电压V时，电场沿着y轴(箭头的虚线)定向，CNT主要沿着y轴排列。此外，使用图8的电极配置，可建立在每层中具有不同CNT定向的多层CNT膜。例如，膜的第一层可通过在电极83和81之间以及电极83和82之间应用的电压沿着χ轴在主要排列方向建立。膜的第二层可在电极86和85之间以及电极86和84之间施加电压时， 通过沿着y轴的主要排列方向被建立。图9(a)和9(b)示出电极设置的另一实例。电极可以是金属接触的形式，例如FET 的源极和漏极端子。金属接触可沉积在衬底表面上或连接至衬底的表面。图9(a)示出两条金属接触91和92，在其间应用DC或AC电压u。CNT 93可跨越接触91和92之间的间隙沉积。图9 (b)通过实例示出电极或接触94和95可构成IC设计所需的任意形状。3.电子器件制造基于排列的CNTN的设备可通过行业内已知的任意适合的方法制造，例如光刻、掩模等。优选地，器件制造过程利用在上述CNTN沉积过程中建立的CNT排列。CNTN的电属性以及相应的设备的性能特征可受到CNT的排列的影响。期望地，CNT 排列将提高设备性能和设备到设备的一致性。例如，在FET的情况下，如果CNT跨越晶体管沟道排列，将实现最佳性能。从图10(a)和10(b)可看出为FET沟道选择正确方向的重要性。图10(a)示意性示出如今可如何设计用于IC制造的掩模，其中所有晶体管沟道可能沿着某个方向定向(由箭头98指示)。如果这样的掩模用在衬底80上，其中CNT如图7(b)那样分布，得到的晶体管沟道可包含CNT的不同本地分布或定向。因此，晶体管的电流携带属性可在一个晶体管与另一个之间大大不同，可能引起IC制造中的低产量。图10 (b)示意性图示出应如何根据CNT的定向设计掩模。如果CNT分布在衬底80 上，如图7(b)那样，晶体管沟道应根据CNT的定向来定向(由箭头99指示)。这样，在沟道区域中本地CNT分布的改变将减少。结果，将大大提高IC的产量。总之，本发明涉及基于纳米材料的电子设备的新处理。该处理将用于生长高深宽比纳米粒子的浮粒合成方法与应用电场的影响下的干化沉积方法相结合。实现了在衬底上高深宽比纳米粒子的加速沉积和排列。纳米粒子沿着电场方向排列在衬底上，其可设置以适应设备制造需求。可通过使用这样排列的纳米粒子衬底和考虑排列的适当掩模设计来得到提高的设备性能和制造产量。 应理解，上述设置仅是本发明教导的原理的应用的实例。具体地，应理解，尽管仅示出了几个实例，本发明教导不限于这些实例。在不脱离本发明范围的情况下，本领域技术人员可设计各种修改和备选设置。
权利要求
1.一种方法，包括提供高深宽比纳米粒子的浮粒悬浮；以及在衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层；其中在所述衬底上设置的所述高深宽比纳米粒子至少部分地排列。
2.如权利要求1所述的方法，其中所述高深宽比纳米粒子是个体或成束形式的碳纳米管、或碳纳米线。
3.如权利要求2所述的方法，其中所述碳纳米管是单壁碳纳米管。
4.如权利要求1所述的方法，其中提供高深宽比纳米粒子的浮粒悬浮包括 提供所述催化剂纳米粒子的浮粒悬浮；以及在所述催化剂纳米粒子的浮粒悬浮中的所述催化剂纳米粒子的表面上生长所述高深宽比纳米粒子。
5.如权利要求4所述的方法，其中所述浮粒悬浮包括作为载体气体的一氧化碳。
6.如权利要求4所述的方法，其中所述浮粒悬浮中的所述高深宽比纳米粒子的至少 50%被充电。
7.如权利要求4所述的过程，其中所述催化剂是以下元素之一铁、镍、钼、和钴。
8.如权利要求1所述的方法，其中在设置在所述衬底临近的电极对之间应用电压以建立电场，以及在所述衬底上设置的所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。
9.如权利要求1所述的方法，其中在设置在所述衬底上的导电接触对之间应用电压以建立电场，以及在所述衬底上设置的所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。
10.一种用于在其上形成电子设备结构的底板，包括 衬底；以及设置在所述衬底的至少一个表面上的高深宽比纳米粒子的层；其中所述衬底上的高深宽比纳米粒子至少部分地排列，以及其中所述高深宽比纳米粒子的层通过包括以下步骤的过程被设置在所述衬底上提供所述高深宽比纳米粒子的浮粒悬浮；以及在所述衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层。
11.如权利要求10所述的底板，其中所述高深宽比纳米粒子是个体或成束形式的碳纳米管、或碳纳米线。
12.如权利要求11所述的底板，其中所述碳纳米管是单壁碳纳米管。
13.如权利要求10所述的底板，其中提供所述高深宽比纳米粒子的浮粒悬浮包括 提供催化剂纳米粒子的浮粒悬浮；以及在所述催化剂纳米粒子的浮粒悬浮中的所述催化剂纳米粒子的表面上生长所述高深宽比纳米粒子。
14.如权利要求13所述的底板，其中所述浮粒悬浮包括作为载体气体的一氧化碳。
15.如权利要求13所述的底板，其中所述浮粒悬浮中的所述高深宽比纳米粒子的至少50%被充电。
16.如权利要求13所述的底板，其中所述催化剂是以下元素之一铁、镍、钼、和钴。
17.如权利要求10所述的底板，其中在设置在所述衬底临近的电极对之间应用电压以建立电场，以及在所述衬底上设置的所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。
18.如权利要求10所述的底板，其中在设置在所述衬底上的导电接触对之间应用电压以建立电场，以及在所述衬底上设置的所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。
19.如权利要求10所述的底板，还包括在所述衬底上应用的第二电场的影响下，设置在所述衬底上的相同或不同所述高深宽比纳米粒子的第二层；其中所述第二层中的所述高深宽比纳米粒子至少部分地排列。
20.如权利要求10所述的底板，其中所述衬底是半导体板，所述半导体板具有绝缘体顶层，以及所述高深宽比纳米粒子设置在所述绝缘体顶层上。
21.一种电子设备结构，包括第一导电端子和第二导电端子，都设置在衬底的表面上并且彼此分离一段距离；以及多个高深宽比纳米粒子，其跨越所述距离连接所述第一和第二导电端子； 其中所述高深宽比纳米粒子至少部分地排列；以及其中所述高深宽比纳米粒子通过包括以下步骤的过程被设置在所述衬底上 提供所述高深宽比纳米粒子的浮粒悬浮；以及在所述衬底上应用的电场的影响下，在所述衬底的表面上设置所述高深宽比纳米粒子的层。
22.如权利要求21所述的设备结构，其中所述高深宽比纳米粒子是个体或成束形式的碳纳米管、或碳纳米线。
23.如权利要求22所述的设备结构，其中所述碳纳米管是单壁碳纳米管。
24.如权利要求21所述的设备结构，还包括绝缘层，覆盖所述第一和第二导电端子以及连接所述第一和第二导电端子的多个高深宽比纳米粒子；以及第三导电端子，设置为重叠于在绝缘层上或在第一和第二导电端子相对的所述衬底的另一表面上的多个高深宽比纳米粒子；其中所述第一和第二导电端子分别形成源极端子和漏极端子，以及所述第三导电端子形成场效应晶体管的栅极端子。
25.如权利要求21所述的设备结构，其中在所述第一导电端子和所述第二导电端子之间应用电压以建立电场，以及所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。
26.如权利要求21所述的设备结构，其中在设置在衬底临近的电极对之间应用电压以建立电场，以及在所述衬底上设置的所述高深宽比纳米粒子至少部分地沿着应用的电场的方向排列，以及其中根据所述高深宽比纳米粒子的排列方向设置所述第一和第二导电端子。
全文摘要
在衬底上应用的电场的影响下，在所述衬底的表面上设置高深宽比纳米粒子的层。为了建立电场，在设置在衬底临近的电极对之间或在衬底上应用电压，以及在衬底上设置的高深宽比纳米粒子至少部分地沿着应用的电场的方向排列。高深宽比纳米粒子从浮粒中的催化剂纳米粒子生长，以及该浮粒直接用于在室温下形成衬底上的纳米粒子层。纳米粒子可以是碳纳米管，特别地是单壁碳纳米管。具有在上面设置排列的高深宽比纳米粒子的层的衬底可用于制造纳米电子设备。
文档编号B82B3/00GK102272967SQ200980153061
公开日2011年12月7日 申请日期2009年12月1日 优先权日2008年12月29日
发明者V·叶尔莫洛夫 申请人:诺基亚公司