气体传感器、使用其的集成电路器件及其制造方法与流程

本发明一般地涉及半导体技术领域，更具体地，涉及集成电路及其制造方法。

背景技术：

MEMS(微机电系统)技术在半导体制造工业中十分普遍。MEMS器件是一种利用非常小的尺寸的部件的技术。MEMS器件是具有固定和/或可移动元件的微型尺寸器件或机械，该元件提供期望用于特殊的应用和系统的一些类型的机电功能。例如，可以存在于半导体芯片封装件中的一些MEMS器件包括(而不限于)微型定时器件、微型传感器、微型致动器、加速器、微型开关、微型泵和阀门以及支持或辅助控制封装件和/或系统级IC中的芯片的功能的其他器件。由于这种MEMS器件通常具有更大的成本效益、更可靠、相对更易于制造，并且在器件之间通常具有非常好的可重复性，所以它们提供了优于传统的传感器的多种优势。

技术实现要素：

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种气体传感器，包括：衬底，具有感测区域和围绕所述感测区域的周围区域，并且所述衬底还具有设置在所述感测区域中的开口；加热器，被设置为至少位于所述开口上面，其中，所述加热器的电阻率约大于6×10^-8ohm·m；介电层，设置在所述加热器上；感测电极，设置在所述介电层上；以及气体敏感膜，设置在所述感测电极上。

在该气体传感器中，所述加热器由钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)或它们的组合制成。

在该气体传感器中，所述加热器包括多层。

在该气体传感器中，所述加热器包括：图案部分，设置在所述衬底的感测区域上；以及焊盘，设置在所述衬底的周围区域上并且连接至所述图案部分。

在该气体传感器中，所述图案部分的线宽度为约0.1μm至约25μm。

该气体传感器还包括：隔膜，设置在所述衬底与所述加热器之间。

在该气体传感器中，所述隔膜由以下材料制成：硅(Si)、二氧化硅(SiO₂)、氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)或多孔硅。

在该气体传感器中，所述隔膜具有设置在所述衬底的所述感测区域与所述周围区域之间的边界处的至少一个贯通孔。

在该气体传感器中，所述感测电极可以由以下材料制成：钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氧化钽(TaO)、氮化钽硅(TaSiN)、铂(Pt)、金(Au)或它们的组合。

根据本发明的另一方面，提供了一种集成电路器件，包括：气体传感器，包括：衬底，具有感测区域和所述感测区域外侧的周围区域，并且所述衬底还具有设置在所述感测区域中的开口；加热器，被设置为至少位于所述开口上面，其中，所述加热器的熔点在约500℃至约3000℃的范围内；介电层，覆盖所述加热器；感测电极，设置在所述介电层上；和气体敏感膜，设置在所述感测电极上；互补金属氧化物半导体(CMOS)器件，设置在所述气体传感器的衬底下面；以及多个连接元件，设置在所述气体传感器与所述互补金属氧化物半导体器件之间并且电连接至所述气体传感器和所述互补金属氧化物半导体器件。

在该集成电路器件中，所述气体传感器还包括：第一通孔，设置在所述衬底的周围区域中，以互连所述加热器与所述连接元件中的一个；以及第二通孔，设置在所述衬底的周围区域中，以互连所述感测电极与所述连接元件中的另一个，其中，所述第一通孔与所述第二通孔在空间上间隔开。

在该集成电路器件中，所述互补金属氧化物半导体器件包括：第一衬底和第二衬底；和半导体结构，设置在所述第一衬底与所述第二衬底之间；以及导电塞，设置在所述第一衬底中，以电连接所述半导体结构与所述连 接元件中的一个。

在该集成电路器件中，所述互补金属氧化物半导体器件还包括：接触件，设置在所述第二衬底中，并且电连接至所述半导体结构和所述导电塞。

根据本发明的又一方面，提供了一种用于制造气体传感器的方法，包括：至少在衬底的感测区域上或上面形成加热器，其中，所述衬底具有所述感测区域和围绕所述感测区域的周围区域，并且所述加热器的电阻率约大于6×10^-8ohm·m；在所述加热器上形成介电层；在所述介电层上形成感测电极；以及在所述感测电极上形成气体敏感膜。

在该方法中，所述加热器由以下材料制成：钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、铬(Cr)、铂(Pt)、氮化钛(TiN)、钼(Mo)、多晶硅(poly-Si)、碳化硅(SiC)、氮化钽(TaN)、氧化钽(TaO)或它们的组合。

在该方法中，所述加热器的熔点为约500℃至约3000℃。

在该方法中，所述感测电极可以由以下材料制成：钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氧化钽(TaO)、氮化钽硅(TaSiN)、铂(Pt)、金(Au)或它们的组合。

该方法还包括：在所述衬底的周围区域中形成隔离结构，以在所述衬底中限定通孔，其中，所述通孔连接至所述加热器。

该方法还包括：在所述衬底的周围区域中形成隔离结构，以在所述衬底中限定通孔，其中，所述通孔连接至所述感测电极。

该方法还包括：在所述衬底与所述加热器之间形成隔膜。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A至图1L是根据本发明的各个实施例的形成集成电路器件的方法的截面图。

图2是再次被翻转之后的图1L的集成电路器件的截面图。

图3是根据本发明的各个实施例的气体传感器。

图4是根据本发明的各个实施例的隔膜的顶视图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

图1A至图1L是根据本发明的各个实施例的形成集成电路器件的方法的截面图。首先执行集成电路器件的气体传感器100(见图1L)的形成。参考图1A。提供衬底110。在图1A中，衬底110可以是诸如硅的半导体材料。在衬底110中限定感测区域S和周围区域P。周围区域P围绕感测区域S。换句话说，周围区域P位于感测区域S外侧。

随后，在衬底110中形成多个沟槽112a，以分别限定多个第一通孔113a，并且在衬底110中形成多个沟槽112b，以分别限定多个第二通孔113b。在一些实施例中，可以通过蚀刻工艺来完成沟槽112a和112b。沟槽112a和112b没有完全延伸穿过衬底110。换句话说，沟槽112a和112b是盲孔。在一些实施例中，可以通过热氧化工艺来氧化沟槽112a和112b的 边缘。这分别利用介电氧化物层114a和114b来涂覆沟槽112a和112b的内壁。图1A中的第一通孔113a和第二通孔113b的数量是示例性的，而不应该限制本发明所要求的范围。在一些实施例中，可以根据实际情况来合适地选择第一通孔113a和第二通孔113b的数量。

然后，在沟槽112a和112b中分别形成多个隔离结构120a和120b。隔离结构120a分别围绕第一通孔113a，并且隔离结构120b分别围绕第二通孔113b。隔离结构120a和120b分别在衬底110与第一通孔113a/第二通孔113b之间提供隔离。在一些实施例中，隔离结构120a和120b由多晶硅或其他合适的材料制成。可以通过化学汽相沉积(CVD)工艺或其他合适的方法来完成隔离结构120a和120b。

在一些实施例中，在沟槽112a和112b中分别形成隔离结构120a和120b之后，可以执行化学机械抛光(CMP)工艺，以使隔离结构120a和120b的顶部光滑并且准备用于进一步处理。

在衬底110上形成介电层130，以覆盖隔离塞120a和120b。在一些实施例中，介电层130可以由氧化物材料制成，并且可以通过化学汽相沉积工艺来形成。在一些实施例中，介电层130可以与利用热氧化工艺形成的介电氧化物层114a和114b一起形成。介电层130用作衬底110与形成在介电层130的顶部上的部件之间的隔离层。而且，介电层130有助于设置在其上的隔膜140(见图1B)的良好的粘合性和应力平衡。

参考图1B，在介电层130上形成隔膜140。在图1B中，隔膜140基本覆盖整个介电层130，而不在这方面对所要求的范围进行限制。在一些实施例中，隔膜140可以由硅(Si)、二氧化硅(SiO₂)、氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)或多孔硅制成，并且可以通过化学汽相沉积工艺来完成。

随后，图案化隔膜140和介电层130，以在隔膜140和介电层130这两者中形成多个贯通孔135a。在第一通孔113a上形成贯通孔135a。因此，贯通孔135a分别暴露第一通孔113a。在一些实施例中，可以通过蚀刻工艺来图案化贯通孔135a。

参考图1C。加热器150形成在隔膜140上方，并且通过贯通孔135a 电连接至第一通孔113a。例如，在隔膜140上方形成导电层(未示出)，并且通过贯通孔135a将该导电层附接至第一通孔113a。将导电层图案化为加热器150。更具体地，加热器150包括图案部分152和电连接至图案部分152的至少两个焊盘154。图案部分152设置在衬底110的感测区域S上，并且焊盘154设置在衬底110的周围区域P上。通过贯通孔135a将焊盘154分别物理连接至第一通孔113a。可以根据实际情况任意设计图案部分152的图案。在一些实施例中，可以通过物理汽相沉积(PVD)工艺来完成导电层，并且可以通过蚀刻工艺来图案化导电层。

在一些实施例中，加热器150具有约大于6×10^-8ohm·m的电阻率。在一些实施例中，加热器150的熔点在从约500℃至约3000℃的范围内。例如，满足上述条件的材料是(而不限于)钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、铬(Cr)、铂(Pt)、氮化钛(TiN)、钼(Mo)、多晶硅(poly-Si)、碳化硅(SiC)、氮化钽(TaN)、氧化钽(TaO)或它们的组合。

参考图1D，介电层160形成并且覆盖在加热器150上。介电层160可以由氮化硅(SiN)制成，并且可以通过低压化学汽相沉积(LPCVD)工艺来完成。随后，图案化介电层160、隔膜140和介电层130，以在介电层160、隔膜140和介电层130中形成多个贯通孔165b。贯通孔165b形成在第二通孔113b上并且与贯通孔135a分离。因此，贯通孔165b分别暴露第二通孔113b。在一些实施例中，可以通过蚀刻工艺来图案化贯通孔165b。

参考图1E，在介电层160上形成感测电极170，并且通过贯通孔165b将该感测电极电连接至第二通孔113b。例如，可以在介电层160上方形成另一导电层(未示出)，并且通过贯通孔165b将该导电层附接至第二通孔113b。然后，将导电层图案化为感测电极170。更具体地，感测电极170包括图案部分172和电连接至图案部分172的至少两个焊盘174。图案部分172设置在衬底110的感测区域S上，并且焊盘174设置在衬底110的周围区域P上。通过贯通孔165b将焊盘174分别地物理连接至第二通孔113b。可以根据实际情况任意设计图案部分172的图案。在一些实施例中，可以通过物理汽相沉积(PVD)工艺来完成导电层，并且可以通过蚀刻工 艺来图案化导电层。在一些实施例中，感测电极170可以由以下材料制成：钨(W)合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氧化钽(TaO)、氮化钽硅(TaSiN)、铂(Pt)、金(Au)或它们的组合。

随后，在感测电极170上形成钝化层180并且该钝化层覆盖该感测电极。钝化层180可以由二氧化硅(SiO₂)制成，并且可以通过化学汽相沉积(CVD)工艺来完成。然后，从衬底110的底侧去除衬底的一部分，以暴露隔离结构120a和120b。例如，通过研磨工艺或其他合适的工艺来去除衬底110的部分。

参考图1F，翻转并且倒置图1E的结构。然后，在衬底110的底面110b上形成多个连接元件310a和310b。本文中的“底面”是与附接至介电层130的表面相对的表面。例如，在衬底110的底侧110b上形成另一导电层，将该另一导电层图案化为连接元件310a和310b。连接元件310a和310b相互隔离并且分离。连接元件310a分别地连接至第一通孔113a，并且连接元件310b相应地连接至第二通孔113b。第一通孔113a分别地互连加热器150与连接元件310a，并且第二通孔113b分别地互连感测电极170与连接元件310b。在一些实施例中，可以通过物理汽相沉积(PVD)工艺来完成该导电层，并且可以通过蚀刻工艺来图案化该导电层。在一些实施例中，连接元件310a和310b可以由铝铜(AlCu)或其他合适的材料制成。

随后，在衬底110的感测区域S中形成开口116。开口116暴露隔膜140。在一些实施例中，通过蚀刻来完成开口116。利用该配置，隔膜140和设置在其上的层可以悬浮(suspend)在开口116上。

参考图1G，另一方面，执行集成电路器件的互补金属氧化物半导体(CMOS)器件200(见图1L)的形成。应该注意，在一些实施例中，可以在形成气体传感器100之前执行CMOS器件200的形成(见图1L)。在一些实施例中，可以在形成气体传感器100之后执行CMOS器件200的形成。在一些实施例中，可以同时执行CMOS器件200和气体传感器100的形成。

在图1G中，在第二衬底220上形成半导体结构230。半导体结构230 可以包括电元件(未示出)和互连结构。电元件可以包括CMOS晶体管、二极管、电阻器、电容器、电感器和其他的有源和无源半导体器件。将互连结构配置为互连电元件。互连结构包括在多个介电层中包括金属线和通孔(未示出)的多个金属化层。金属线和通孔可以由铜或铜合金形成，并且可以使用已知的镶嵌工艺来形成。互连结构中的介电层可以由低k介电材料、极低k介电材料或硅制成。在其他的实施例中，互连结构可以包括公知的层间介电层(ILD)和金属间介电层(IMD)。在图1G中，半导体结构230包括互连结构232a和232b。

随后，将第一衬底210接合至半导体结构230。因此，半导体结构230设置在第一衬底210与第二衬底220之间。在一些实施例中，第一衬底210和第二衬底220可以由硅或其他合适的材料制成。

参考图1H，在一些实施例中，如果第一衬底210太厚，那么可以执行减薄工艺，以减小第一衬底210的厚度。然后，在第一衬底210中以及在半导体结构230的一部分中形成多个沟槽222a和222b。在一些实施例中，可以通过蚀刻工艺来完成沟槽222a和222b。沟槽222a和222b分别暴露互连结构232a和232b。在一些实施例中，可以通过热氧化工艺来氧化沟槽222a和222b的边缘。分别利用介电氧化物层224a和224b来涂覆沟槽222a和222b的内壁，从而在第一衬底210与设置在沟槽222a和222b中的材料之间提供隔离。

随后，在沟槽222a和222b中分别形成多个导电塞240a和240b。在一些实施例中，导电塞240a和240b由钨(W)或其他合适的材料制成。可以通过化学汽相沉积(CVD)工艺或其他合适的方法来完成导电塞240a和240b。

在一些实施例中，在沟槽222a和222b中分别形成导电塞240a和240b之后，可以执行化学机械抛光(CMP)工艺，以使导电塞240a和240b的顶部光滑并且准备用于进一步处理。

参考图1I，在第一衬底210上形成多个连接元件320a和320b。例如，在衬底210上形成另一导电层，并且将该另一导电层图案化为连接元件320a和320b。连接元件320a和320b相互隔离并且分离。连接元件320a 分别地连接至导电塞240a，并且连接元件320b分别地连接至导电塞240b。因此，可以通过导电塞240a将连接元件320a分别地电连接至互连结构232a，并且可以通过导电塞240b将连接元件320b分别地电连接至互连结构232b。在一些实施例中，可以通过物理汽相沉积(PVD)工艺来完成导电层，并且可以通过蚀刻工艺来图案化导电层。在一些实施例中，连接元件320a和320b可以由锗(Ge)或其他合适的材料制成。

随后，在第一衬底210中形成多个沟槽212，以隔离导电塞240a与240b之间的电信号。换句话说，沟槽212分别地围绕导电塞240a和240b。在一些实施例中，可以通过蚀刻工艺来完成沟槽212。

参考图1J，再次翻转图1F的结构并且设置在图1I的结构上。例如，通过共晶接合工艺分别将连接元件320a和320b接合至连接元件310a和310b。共晶(湿)反应出现在连接元件310a和310b与连接元件320a和320b之间，从而形成共晶合金层。通过将连接元件310a、310b、320a和320b加热至其共晶温度来实现共晶反应，在该温度下连接元件310a、310b、320a和320b的组合最初形成液态或熔融态(共晶态)。当连接元件310a、310b、320a和320b处于其共晶温度时，连接元件310a、310b、320a和320b的界面处的材料一起扩散，以形成合金成分，即，共晶合金层。因此，可以将图1F的结构和图1I的结构接合在一起。

在一些实施例中，如果第二衬底220太厚，那么可以再次翻转图1J的结构，并且执行研磨工艺，以减小第二衬底220的厚度。

参考图1K，在钝化层180中并且在衬底110的感测区域S上形成开口182。开口182暴露感测电极170的图案部分172和介电层160的一部分。在一些实施例中，通过蚀刻来完成开口182。

随后，在开口182中并且在感测电极170上形成气体敏感膜190。在一些实施例中，可以使用诸如反应溅射、反应真空蒸发或其他合适的方法来形成气体敏感膜190。根据感测的气体，气体敏感膜190可以由金属氧化物制成，诸如氧化锡(SnO₂)、氧化锌(ZnO)、氧化铟(In₂O₃)或其他合适的材料。

参考图1L，再次翻转图1K中的结构。在第二衬底220中并且在半导 体结构230的部分中形成多个贯通孔222a和222b，以分别暴露互连结构232a和232b。在一些实施例中，通过蚀刻工艺来完成贯通孔222a和222b。然后，在第二衬底220上共形地形成介电层250。在一些实施例中，介电层250可以由氧化物材料制成，并且可以通过化学汽相沉积工艺来完成。介电层250用作第二衬底220与形成在介电层250的顶部上部件之间的隔离层。

随后，在介电层250中形成多个开口252，以分别地暴露互连结构232a和232b。然后，在贯通孔222a、222b和开口252中分别形成多个接触件260a和260b。例如，可以在第二衬底220上形成另一导电层，并且将该另一导电层图案化为形成接触件260a和260b。接触件260a电连接并且物理连接至互连结构232a，因此电连接至加热器150。此外，接触件260b电连接并且物理连接至互连结构232b，因此电连接至感测电极170。在一些实施例中，接触件260a和260b可以由铝铜(AlCu)或其他合适的材料制成。在一些实施例中，接触件260a和260b可以是硅贯通孔(TSV)，并且不在这方面对所要求的范围进行限制。

图2是再次被翻转之后的图1L的集成电路器件的截面图。CMOS器件200设置在气体传感器100的衬底110下面。连接元件310a、310b、320a和320b设置在气体传感器100与COMS器件200之间并且电连接至该气体传感器和该CMOS器件。通过气体传感器100与CMOS器件200的接合，CMOS器件200可以控制气体传感器100并且还接收该气体传感器的感测信息。更具体地，CMOS器件200向加热器150提供电压，使加热器150生成热量。在一些实施例中，气体传感器100的工作温度为约400℃至约500℃或更高。将感测电极170加热至工作温度。当预定的气体流入开口116和182时，通过气体敏感膜190来感测预定的气体，并且相应地改变感测电极170的电阻率。因此，CMOS器件200可以测量感测电极170的电阻率并且感测气体。

在一些实施例中，加热器150的熔点在约500℃至约3000℃的范围内。由于加热器的工作温度不太高，所以加热器150的熔化温度可以在约500℃至约3000℃的范围内。例如，满足上述条件的材料是(而不限于)钨(W) 合金、钛钨(TiW)、氮化钛铝(TiAlN)、钽铝(TaAl)、铬(Cr)、铂(Pt)、氮化钛(TiN)、钼(Mo)、多晶硅(poly-Si)、碳化硅(SiC)、氮化钽(TaN)、氧化钽(TaO)或它们的组合。这些材料可以代替纯钨(W)，虽然该纯钨具有更高的熔点(约3410℃)但是该纯钨会导致气体传感器中的应力问题。在制造工艺期间，上述材料改善了由纯钨(W)所导致的应力问题。

在一些实施例中，加热器150的电阻率约大于6×10^-8ohm·m，从而该加热器150的电阻率大于纯钨(W)的电阻率。因此，加热器150的加热效率比纯钨(W)的加热效率好。此外，在一些实施例中，图案部分的线宽度L为约0.1μm至约25μm。通过该小线宽度L，可以进一步增大加热器150的电阻。

通过连接元件310a、310b、320a和320b将气体传感器100与CMOS器件200彼此垂直堆叠。本文中的词语“垂直”实质上是气体传感器100中的层(介电层130、隔膜140、加热器150、介电层160、感测电极170、钝化层180和气体敏感膜190)的堆叠方向。利用该配置，可以减小整个集成电路器件的布局面积，并且可以减小集成电路器件的尺寸。接触件260a、260b与导电塞240a、240b设置在互连结构232a、232b的相对侧。因此，CMOS器件200可以从集成电路器件的背侧(CMOS器件200的与接合至气体传感器100的侧面相对的侧面)与外部电路通信。此外，衬底110可以在CMOS器件200与加热器150之间具有良好的热隔离。因此，衬底110可以防止由加热器150生成的热量损坏CMOS器件200。

在图2中，加热器150包括单层。然而，不在这方面对所要求的范围进行限制。图3是根据本发明的各个实施例的气体传感器100。为了简洁，图3中省略了钝化层180和气体敏感膜190(见图2)。在图3中，加热器包括多层，即，加热器层150和155。加热器层155设置在加热器层150上面，并且附加的介电层145设置在加热器层150与155之间。加热器层150和155的材料可以相同或不同。在图3中，加热器层150和155的图案部分152和157相同。然而，在一些其他的实施例中，该加热器层150和155的图案部分152和157可以不同。在图3中，加热器层150和155 的焊盘154和159连接至相同的第一通孔113a。然而，在一些其他的实施例中，它们可以连接至不同的第一通孔113a。在一些其他的实施例中，加热器可以包括彼此堆叠的两个以上的层，以提高气体传感器100的加热效率。图3的其他相关结构细节与图2类似，因此下文中不再重复这方面的描述。

图4是根据本发明的各个实施例的隔膜140的顶视图。区域P'对应于衬底110的周围区域P(见图2)，并且区域S'对应于衬底110的感测区域S(见图2)。在图4中，隔膜140包括悬浮部分142、周围部分144和多个桥接部分146。悬浮部分142设置在区域S'中，即，设置在衬底110的感测区域S上面。周围部分144围绕悬浮部分142，并且设置在区域P'中，即，设置在衬底110的周围区域P上面。桥接部分146分别地地连接悬浮部分142与周围部分144。因此，桥接部分146中的两个、悬浮部分142和周围部分144限定贯通孔148。此外，通过隔膜140的贯通孔148暴露设置在隔膜140上面的所有层(即，图2所示的加热器150、介电层160、感测电极170、钝化层180和气体敏感膜190)。利用该配置，可以将由加热器150生成的热量阻挡在区域S'中，并且难以泄露至周围部分144。然而，在一些其他的实施例中，如图2所示，可以省略隔膜140的贯通孔148。

在上述实施例中，加热器的熔点在约500℃至约3000℃的范围内。满足该条件的材料可以代替纯钨(W)，虽然该纯钨具有更高的熔点(约3410℃)但是该纯钨会导致气体传感器中的应力问题。在制造工艺期间，上述材料改善了由纯钨(W)导致的应力问题。此外，加热器的电阻率约大于6×10^-8ohm·m。因此，加热器的加热效率比纯钨(W)的加热效率好。

根据本发明的一些实施例，一种气体传感器包括衬底、加热器、介电层、感测电极和气体敏感膜。衬底具有感测区域和围绕感测区域的周围区域，并且衬底还具有设置在感测区域中的开口。将加热器设置为至少位于开口上面，并且加热器的电阻率约大于6×10^-8ohm·m。介电层设置在加热器上。感测电极设置在介电层上。气体敏感膜设置在感测电极上。

根据本发明的一些实施例，一种集成电路器件包括气体传感器、互补金属氧化物半导体(CMOS)器件和多个连接元件。气体传感器包括衬底、 加热器、介电层、感测电极和气体敏感膜。衬底具有感测区域和感测区域外侧的周围区域。衬底还具有设置在感测区域中的开口。将加热器设置为至少位于开口上面。加热器的熔点在约500℃至约3000℃的范围内。介电层覆盖加热器。感测电极设置在介电层上。气体敏感膜设置在感测电极上。互补金属氧化物半导体器件设置在气体传感器的衬底下面。连接元件设置在气体传感器与互补金属氧化物半导体器件之间并且电连接至该气体传感器和该互补金属氧化物半导体器件。

根据本发明的一些实施例，一种用于制造气体传感器的方法包括：将加热器形成为至少位于衬底的感测区域上或上面。衬底具有感测区域和围绕感测区域的周围区域。加热器的电阻率约大于6×10^-8ohm·m。在加热器上形成介电层。在介电层上形成感测电极。在感测电极上形成气体敏感膜。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。