的数值Drr，并且控制单元140可将这些暂存器Rl?Rn的数值Drr存储于存储单元130。当控制单元140完全将这些暂存器Rl?Rn的数值Drr写入至存储单元130时,控制单元140可发出关机命令CMpo至中央处理单元120，以控制中央处理单元120，使中央处理单元120进入关机状态。在其他实施例中，也可依实际应用，仅将部分暂存器Rl?Rn的数值Drr存储于存储单元130中。在其他实施例中，除了可通过控制单元140控制中央处理单元120进入闲置状态外，在另一实施例中，当中央处理单元120从接收到的电压状态信号Svs得知系统电压VDD下降至小于等于电能减弱电压Vbo且大于重置低电压Vlvr时，中央处理单元120也可自动进入闲置状态。
[0029]当系统电压VDD上升至大于重置低电压Vlvr且控制单元140执行完成一预读取动作时，控制单元140读取这些暂存器Rl?Rn存储于存储单元130的数值Drr，并且将所读取的数值Drr写回这些暂存器Rl?Rn。其中，当控制单元140执行预读取动作时，控制单元140可读取使用者所定义的设定位元(opt1n bit),以决定控制单元140的运作参数(如重置低电压Vlvr、电能减弱电压Vbo)。
[0030]在其他实施例中，中央处理单元120可于检测到电压恢复到例如大于重置低电压Vlvr后，自动进到闲置模式，并于检测到电压恢复到大于电能减弱电压Vbo时，自动进到运作模式。在其他实施例中，可先预估电压从重置低电压Vlvr上升至电能减弱电压Vbo所需的时间，以及可预估回复暂存器Rl?Rn的数据的时间，以决定要设计什么时候让控制单元140进行暂存器Rl?Rn的数据回复，例如控制单元140可设定在中央处理单元120进入运作模式前一刻才回复暂存器Rl?Rn的数据(如数值Drr)。
[0031]依据上述，当断电的情况发生时(如系统电压VDD开始下降至小于等于电能减弱电压Vbo)，控制单元140可将暂存器Rl?Rn的数值Drr存储于存储单元130，并且在电力恢复时(如系统电压VDD上升至大于重置低电压Vlvr)，控制单元140可将暂存器Rl?Rn存储于存储单元130的数值Drr回写至暂存器Rl?Rn。由于暂存器Rl?Rn的数值在断电前及断电后可保持相同，亦即集成电路100的运作状态会一样，因此集成电路100可不受断电的影响，进而可提高集成电路100的稳定性及安全性。
[0032]存取闸道150可耦接于中央处理单元120、存储单元130及控制单元140。当系统电压VDD上升至大于电能减弱电压Vbo时，控制单元140可导通存取闸道150，以使中央处理单元120可存取存储单元130。当系统电压VDD下降至小于等于电能减弱电压Vbo时，控制单元140可截止存取闸道150，使得中央处理单元120不会继续从存储单元130读取数据。在其他实施例中，也可不截止存取闸道150，因为中央处理单元120在闲置状态下不运作，因此中央处理单元120并不需要去读取存储单元130里的数据。
[0033]周边介面160耦接于外部装置10及中央处理单元120，可使中央处理单元120通过周边介面160耦接至外部装置10，而外部装置10可通过周边介面160接收中央处理单元120所提供的数据或暂存器Rl?Rn的数值Drr。
[0034]在本发明的一实施例中，控制单元140可整合一测试动作联合群组(Joint TestAct1n Group, JTAG)和 / 或仿真器(In-Circuit Emulator, ICE)。并且，控制单兀 140 可配置一中继旗标FR。当控制单元140将这些暂存器Rl?Rn的数值Drr完全存储于存储单元130时，控制单元140可设置中继旗标FR，以表示存储单元130已完整备份暂存器Rl?Rn的数值Drr。此外，当控制单元140将这些暂存器Rl?Rn存储于存储单元130的数值完全重写入这些暂存器Rl?Rn时，控制单元140可重置中继旗标FR，以表示存储单元130中所备份的暂存器Rl?Rn的数值Drr已经过时而不能使用。控制单元140可于执行预读取动作时，对中继旗标FR进行确认。关于中继旗标FR的详细说明请参考后续的实施例。
[0035]图2为图1依据本发明一实施例的中央处理单元及控制单元于电力消失的运作示意图。请参照图1及图2，在本实施例中，当系统电压VDD大于电能减弱电压Vbo时，中央处理单元120可处于运作状态，控制单元140可处于闲置状态。
[0036]当系统电压VDD下降至小于等于电能减弱电压Vbo且大于重置低电压Vlvr时，控制单元140可发出强迫闲置命令CMid至中央处理单元120，以控制中央处理单元120为闲置状态。并且，控制单元140可读取这些暂存器Rl?Rn的数值Drr，并且将这些暂存器Rl?Rn的数值Drr存储于存储单元130,亦即控制单元140可备份这些暂存器Rl?Rn的数据。在控制单元140将这些暂存器Rl?Rn的数值Drr存储于存储单元130后，控制单元140进入闲置状态。并且，在控制单元140进入闲置状态前，控制单元140可设定中继旗标FR。当系统电压VDD下降至小于等于重置低电压Vlvr时，中央处理单元120及控制单元140可切换为重置状态。
[0037]图3为图1依据本发明另一实施例的中央处理单元及控制单元于电力消失的运作示意图。请参照图1至图3，在本实施例中，动作大致相同于图2所示，其不同之处在于，在控制单元140将这些暂存器Rl?Rn的数值Drr存储于存储单元130后，控制单元140可发出关机命令CMpo至中央处理单元120，以使中央处理单元120进入关机状态。
[0038]图4为图1依据本发明一实施例的中央处理单元及控制单元于电力回复的运作示意图。请参照图1及图4，在本实施例中，当系统电压VDD小于等于重置低电压Vlvr时，中央处理单元120及控制单元140可处于重置状态。
[0039]当系统电压VDD上升至大于重置低电压Vlvr及小于等于电能减弱电压Vbo时，中央处理单元120可处于闲置状态，而控制单元140可执行预读取动作，以读取使用者所定义的设定位元(opt1n bit),并且可读取中继旗标FR。接着，当控制单元140执行完成预读取动作时，控制单元140可读取这些暂存器Rl?Rn存储于存储单元130的数值Drr，并且将所读取的数值Drr重写入这些暂存器Rl?Rn，亦即控制单元140可回复这些暂存器Rl?Rn的数据。当控制单元140将暂存器Rl?Rn的数值Drr重写入这些暂存器Rl?Rn时，控制单元140可重置中继旗标FR并且接着进入闲置状态。当系统电压VDD上升至大于电能减弱电压Vbo时，中央处理单元120进入运作状态，亦即开始运作。
[0040]依据上述，为了使暂存器Rl?Rn的数值Drr可完整备份，控制单元140读取这些暂存器Rl?Rn的数值Drr且完全存储于存储单元130中的所需时间需小于等于系统电压VDD由电能减弱电压Vbo下降至重置低电压Vlvr的时间，通常系统电压VDD由电能减弱电压Vbo下降至重置低电压Vlvr的时间约可从I μ s?10ms左右，依实际情况而可不同。并且，本实施例的存储单元130的最低运作电压可为重置低电压Vlvr，如此一来，在系统电压VDD下降至重置低电压Vlvr前，暂存器Rl?Rn的数值Drr都可正常写入存储单元130。其中，可选用可高速写入及在低电压(例如可操作在2.5V以下，甚至可到0.8V)下仍可正常程序化(program)的存储元件来降低暂存器Rl?Rn的数值Drr的读写时间及确保暂存器Rl?Rn的数值Drr可正常写入，例如阻抗性随机存取存储器(RRAM)或其他可在低电压下写入数据的非挥发性存储器。换句话说，即可在无需外加电池的情况下，将暂存器Rl?Rn的数值Drr存储在存储单元130中。
[0041]图5为依据本发明一实施例的集成电路的运作方法的流程图。请参照图5，在本实施例中，集成电路的运作方法包括下列步骤。判断提供至中央处理单元的系统电压是否小于等于电能