专利名称：存储器信息保护系统、半导体存储器及存储器信息的保护方法
技术领域：
本发明涉及半导体存储器存储的数据的机密的保护技术。
背景技术：
已知有通过连接可自由装卸的半导体存储器来利用该半导体存储器存储保存的软件程序和数据等的信息处理装置。
这样的半导体存储器中，有的具有用于内部存储保存的数据等的机密保护的保密技术。例如，专利文献1、2中，说明了利用密钥数据加密数据的方法。另外，专利文献3中，说明了仅仅在加密的指令输入时可进行数据输入输出的方法。
专利文献1特开平9-106690号公报专利文献2特开平7-219852号公报专利文献3特开2001-35171号公报但是，象上述专利文献1、2一样，即使利用密钥数据以“异”门等的逻辑运算进行数据的加密时，也可观测半导体存储器和信息处理装置之间进行的通信内容，因而有加密的数据被解析的问题。
另外，象上述专利文献3一样，加密指令时，通过使加密方式复杂可提高保密强度，但是，例如在各个半导体存储器采用互异的加密的对策难以实现，结果总是供给通过同一加密手法加密的数据。
而且，与上述专利文献1、2同样，由于可阅览信息处理装置和半导体存储器之间交换的数据，因而有难以避免加密数据被解析的可能性的问题。
发明的公开本发明的主要目的是提供可提高半导体存储器存储的数据的机密保护，有效防止存储数据的非法读出的存储器信息保护系统、存储器信息的保护方法及半导体存储器。
本发明的其他目的是提供半导体存储器侧的构成不复杂，难以从外部非法读出半导体存储器的存储数据并且未伴随半导体存储器成本的显著上升，实现存储数据的保护的存储器信息保护系统、存储器信息的保护方法及半导体存储器。
本发明的又一其他目的是提供难以进行半导体存储器的保密系统的解析并实现存储数据的机密保护的强化的存储器信息保护系统、存储器信息的保护方法及半导体存储器。
本发明的存储器信息保护系统的第1形态，是由信息处理装置(10)和可自由装卸地安装到上述信息处理装置的半导体存储器(20)构成的存储器信息保护系统(1)。
上述半导体存储器具备数据存储部件(21)，存储包含应保护程序的数据，通过上述信息处理装置进行存取；第1输入输出端子部(22)，用于接收来自上述信息处理装置的命令代码以及地址数据组成的指令，且向上述信息处理装置提供从上述数据存储部件读出的数据；加密密钥元数据存储部(24)，存储成为加密用的元的加密密钥元数据；解密密钥数据存储部件(25)，在从上述信息处理装置不能存取状态下存储成为用于判断是否允许在上述信息处理装置使用的解密密钥的解密密钥数据，及存储器控制部件(23)，包含用上述解密密钥数据对从上述信息处理装置接收的加密指令解密的解密部件(23a)。
上述信息处理装置具备第2输入输出端子部(13)，与上述半导体存储器的第1输入输出端子部连接，输出上述命令代码以及上述地址数据组成的指令，且被输入从上述半导体存储器读出的数据；处理部件(11)，处理从上述半导体存储器读出的数据，且发生提供给半导体存储器的上述指令；加密生成数据存储部件(14)，用于存储生成上述解密密钥数据关联的加密密钥数据用的加密生成数据；加密密钥数据生成部件(15)，根据从上述加密密钥元数据存储部读出的上述加密密钥元数据和上述加密生成数据，生成上述加密密钥数据；暂时存储部件(12)，暂时存储由上述加密密钥数据生成部件生成的上述加密密钥数据；及加密部件(16)，生成将上述处理部件发生的指令用上述加密密钥数据加密的上述加密指令(S107)，将该加密指令向上述第2输入输出端子部输出(S108)。
上述存储器控制部件还进行控制，采用上述解密部件解密的指令，读出上述数据存储部件存储的数据(S208)。
根据本发明的存储器信息保护系统的第1形态，信息处理装置利用响应从半导体存储器读出的信息而生成的加密密钥数据，进行与半导体存储器的通信。从而，与通常使用同一加密密钥数据的场合和将加密密钥数据信息本身在信息处理装置和半导体存储器间收发的场合相比，难以进行保密系统的解析，可有效防止数据的非法读出。
本发明的存储器信息保护系统的第2形态是在其第1形态中，上述加密密钥数据生成部件，采用上述加密密钥元数据且根据上述加密生成数据，生成与上述解密密钥数据具有规定的关系的上述加密密钥数据。
根据本发明的存储器信息保护系统的第2形态，响应加密密钥元数据，生成加密密钥数据。因而即使被读取加密密钥元数据，也无法取得加密密钥数据。
本发明的存储器信息保护系统的第3形态是在其第1形态或第2形态中，上述加密密钥数据存储部件，存储比上述加密密钥元数据长十倍以上的上述加密密钥数据。
根据本发明的存储器信息保护系统的第3形态，在信息处理装置中仅从半导体存储器接收数据容量小的加密密钥元数据的同时，可生成数据长度长的加密密钥数据并进行利用。从而难以进行保密系统的解析，可有效防止数据的非法读出。
本发明的存储器信息保护系统的第4形态是在其第1形态至第3形态之一中，上述加密密钥数据生成部件及上述加密部件由上述处理部件兼用。上述处理部件，运算处理上述加密密钥元数据和上述加密生成数据，求出上述加密密钥数据，写入上述暂时存储部件(S105)，输出用该加密密钥数据对上述元指令加密(S107)后的上述加密指令(S108)。
根据本发明的存储器信息保护系统的第4形态，通过一个处理部件，实现加密密钥数据生成部件及加密部件的动作。从而与各自独立的场合相比，可以简单构成实现存储器信息保护系统。
本发明的存储器信息保护系统的第5形态是在其第1形态下，上述加密生成数据存储部件配置为从上述信息处理装置的外部经由上述第2输入输出端子部不能存取的存储器空间。
根据本发明的存储器信息保护系统的第5形态，通过使加密及解密所必要的信息不能从外部读出，可使保密系统的解析难以进行。
本发明的存储器信息保护系统的第6形态是在其第1形态至第5形态之一中，上述解密密钥数据存储部件，存储与成为上述加密密钥元数据存储部存储的加密密钥元的上述加密密钥元数据成对的上述解密密钥数据。
本发明的存储器信息保护系统的第7形态是在其第6形态下，上述加密密钥元数据存储部存储的上述加密密钥元数据和上述解密密钥数据存储部件存储的上述解密密钥数据，选自因上述数据存储部件存储的程序的种类而异的成对的密钥数据。
根据本发明的存储器信息保护系统的第6形态和第7形态，通过利用由每个半导体存储器各异的加密密钥元数据和解密密钥数据形成的对，与在所有的半导体存储器利用同一加密密钥数据的场合，可使加密密钥数据的解析难以进行。
本发明的存储器信息保护系统的第8形态是在其第1形态至第7形态之一中，上述处理部件在由上述加密部件输出期望的量的上述加密指令(S112)后，删除上述暂时存储部件存储的上述加密密钥数据(S113)。
本发明的存储器信息保护系统的第8形态，由于将加密密钥数据在利用后删除，可使加密密钥数据的解析难以进行。
本发明的存储器信息的保护方法的第1形态，是由包含CPU(11)的信息处理装置(10)和可自由装卸地安装到上述信息处理装置的半导体存储器(20)构成的信息处理系统(1)中的存储器信息的保护方法。上述半导体存储器具备数据存储部件(21)，存储包含应保护程序的数据；第1输入输出端子部(22)，从上述信息处理装置接收命令以及地址数据组成的指令，且将从上述数据存储部件读出的数据提供给上述信息处理装置；加密密钥元数据存储部(24)，存储成为加密用元的加密密钥元数据；解密密钥数据存储部件(25)，在上述信息处理装置不能存取状态下存储用于确认是否允许在上述信息处理装置使用的解密密钥数据；及存储器控制部件(23)，包含将从上述信息处理装置接收的加密指令用上述解密密钥数据解密的解密部件(23a)。
上述信息处理装置具备第2输入输出端子部(13)，与上述半导体存储器的第1输入输出端子部连接，输出上述命令以及上述地址数据组成的指令且被输入从上述半导体存储器读出的数据；处理部件(11)，处理从上述半导体存储器读出的数据，且发生提供给半导体存储器的上述指令；加密密钥生成程序存储部件(14)，存储用于采用上述加密密钥元数据来生成上述解密密钥数据关联的加密密钥数据的加密密钥数据生成程序；及暂时存储部件(12)，暂时存储上述加密密钥数据。
而且，上述CPU依次执行第1步骤(S104)，采用上述加密密钥元数据且根据上述加密密钥生成程序生成加密密钥数据；第2步骤(S105)，将上述第1步骤中生成的加密密钥数据暂时存储到上述暂时存储部件；第3步骤(S107，108)，发生将上述处理部件发生的指令用上述加密密钥数据加密后的上述加密指令，向上述第2输入输出端子部输出。
上述存储器控制部件依次执行第4步骤(S204)，用上述解密密钥数据解密上述指令；第5步骤(S207，S208)，上述第4步骤中解密的上述指令是读出代码时，将该指令所包含的地址数据提供给上述数据存储部件，读出上述数据存储部件的数据。
根据本发明的存储器信息的保护方法的第1形态，信息处理装置利用响应从半导体存储器读出的信息而生成的加密密钥数据，进行与半导体存储器的通信。从而，与通常使用同一加密密钥数据的场合和将加密密钥数据信息本身在信息处理装置和半导体存储器间收发的场合相比，难以进行保密系统的解析，可有效防止数据的非法读出。
本发明的存储器信息的保护方法的第2形态是在其第1形态中，上述第1步骤包含，采用上述加密密钥元数据且根据上述加密密钥数据生成程序，生成与上述解密密钥数据相同的上述加密密钥数据的步骤。上述第3步骤包含，采用与上述存储器控制部件解密的上述解密密钥数据相同的上述加密密钥数据进行加密的步骤。
根据本发明的存储器信息的保护方法的第2形态，响应加密密钥元数据，生成加密密钥数据。从而即使读取加密密钥元数据，也无法取得加密密钥数据。
本发明的半导体存储器的第1形态，可自由装卸地安装到采用加密密钥数据发生命令代码以及地址数据加密后的加密指令的信息处理装置(10)。其具备数据存储部件(21)，分配为由上述信息处理装置可存取的存储器空间，存储包含应保护程序的数据；解密密钥数据存储部件(25)，分配为上述信息处理装置不能存取的存储器空间，存储从上述信息处理装置供给的上述加密指令的解密所必要的解密密钥数据；加密密钥元数据存储部(24)，分配为上述信息处理装置可存取的空间，存储与上述解密密钥数据关联且用于信息处理装置生成上述加密密钥数据的加密密钥元数据；解密部件(23a)，将从上述信息处理装置供给的上述加密指令用上述解密密钥数据解密；读出部件(23b)，当判断上述解密部件解密的指令所包含的上述命令代码是读出命令代码时(S206)，将读出信号提供给上述数据存储部件的同时，将该指令所包含的上述地址数据作为读出地址提供给上述数据存储部件(S207)，从而控制读出上述数据存储部件的存储数据(S208)。
根据本发明的半导体存储器的第1形态，信息处理装置利用响应从半导体存储器读出的信息而生成的加密密钥数据，进行与半导体存储器的通信。从而，与通常使用同一加密密钥数据的场合和将加密密钥数据信息本身在信息处理装置和半导体存储器间收发的场合相比，难以进行保密系统的解析，可有效防止数据的非法读出。
本发明的半导体存储器的第2形态是在其第1形态中，上述加密密钥元数据存储部存储的加密密钥元数据和上述解密密钥数据存储部件存储的上述解密密钥数据，选自因上述数据存储部件存储的上述程序的种类而异的对。
根据本发明的半导体存储器的第2形态，通过利用由每个半导体存储器各异的加密密钥元数据和解密密钥数据形成的对，与在所有的半导体存储器利用同一加密密钥数据的场合，可使加密密钥数据的解析难以进行。
本发明的半导体存储器的第3形态是在其第1形态或第2形态中，上述解密密钥数据存储部件存储的解密密钥数据，选择为比上述加密密钥元数据长十倍以上的数据长度。
根据本发明的半导体存储器的第3形态，在信息处理装置中从半导体存储器接收数据容量小的加密密钥元数据的同时，可生成数据长度长的加密密钥数据并进行利用。从而难以进行保密系统的解析，可有效防止数据的非法读出。
参照以下的详细说明和附图将会更加明白本发明的目的、特征、方面及优点。
图面的简单说明
图1是本发明一实施例的存储器信息保护系统的示意图。
图2是本发明一实施例的存储器信息保护系统的动作的流程图。
图3是本发明一实施例的存储器信息保护系统的动作的流程图。
发明的最佳实施例(存储器信息保护系统的构成)图1是本发明一实施例的存储器信息保护系统的方框图。图1中，存储器信息保护系统1由信息处理装置10和半导体存储器20构成。
首先，说明存储器信息保护系统1的概要，存储器信息保护系统1的目的是防止通过规定的信息处理装置10以外的装置非法读出半导体存储器20的存储内容。因而，信息处理装置10读出半导体存储器20的存储数据时，发生将应供给半导体存储器20的命令代码以及地址数据组成的指令用加密密钥数据加密后的加密指令，将该加密指令提供给半导体存储器20。
半导体存储器20将信息处理装置10供给的加密指令用解密密钥数据解密，抽出元指令，仅仅在解密后的指令是规定的指令(读出命令代码和读出地址数据组成的读出指令)时，按照读出信号和读出地址数据，读出半导体存储器20内的磁芯内存(后述的数据存储部21)存储的数据。
这里，有必要采用与加密及解密具有规定的关系的密钥数据(例如，共同的加密密钥数据和解密密钥数据)。但是，如果构成在半导体存储器20内预先存储加密密钥数据，将该加密密钥数据从半导体存储器20读出并提供给信息处理装置10，则加密密钥数据可能被非法读出并解析。
因而，本发明的存储器信息保护系统1中，在半导体存储器20侧预先存储成为加密密钥数据生成用的元(或种子)的比较短的数据长度的加密密钥元数据(或加密密钥种子数据)，首先读出加密密钥元数据，在信息处理装置10中根据加密密钥元数据生成比较长的数据长度的加密密钥数据。因而，选择使加密密钥元数据和解密密钥数据成对。此时，信息处理装置10生成的加密密钥数据选择为与解密密钥数据具有规定的关系，例如相同。
半导体存储器2O在与传统的通用掩模ROM相等的磁芯内存(图1的数据存储部21)内，存储作为应机密保护的数据的软件程序和数据。
该半导体存储器20以例如卡或盒式状态可自由装卸地安装到信息处理装置10。作为利用该半导体存储器20存储的软件程序和数据用的信息处理装置10，包含如计算机、PDA(Personal Digital Assistant)等的便携信息终端装置和图象处理装置。另外，半导体存储器20内存储的程序为游戏程序的场合，也适用于视频游戏机和便携游戏机等的各种游戏装置。接着，详细说明本发明的实施例。
半导体存储器20在数据存储部(或磁芯内存)21和输入输出端子22间设置存储器控制电路23，同时作为该实施例固有的构成，由加密密钥元数据存储部24和解密密钥数据存储部25构成。数据存储部21和输入输出端子22与传统公知的通用存储器同样。
数据存储部21是如掩模ROM等的非易失性存储器，存储成为机密保护或防止非法读出的保护对象的程序或数据等。该数据存储部21不限于掩模ROM，可以是闪速存储器、EP-ROM等。数据存储部21通过信息处理装置10经由存储器控制电路23(更详细地说，是存储器控制电路23具备的后述指令判别·读出电路23b)可进行存取。
输入输出端子22是与后述的信息处理装置10侧的输入输出端子17电气地连接的端子，令半导体存储器20和信息处理装置10之间的数据收发成为可能。该输入输出端子22包含指令输入端子和数据输出端子，或是作为指令输入和数据输入共用的多个端子(例如8比特)以时间分割方式进行使用。
存储器控制电路23由解密电路(解密部件)23a和指令判别·读出电路23b构成。解密电路23a将从信息处理装置10接收的加密指令用后述的解密密钥数据存储部25存储的解密密钥数据解密。作为该解密电路23a的具体的电路构成，采用以1个数据单位(例如1比特或规定比特)进行比特运算的电路，进行与加密相反的运算处理(解密处理)。
例如，作为进行比特运算的电路，是用逻辑运算电路(AND、OR、NAND、exclusive-OR(“异一或”)等)以一个数据单位(例如1比特或规定比特)通过多个步骤进行逻辑运算的电路。另外，作为指令解密电路，可以是采用单芯片机等的小规模的CPU进行简易解密算法的运算的电路。
由解密电路23a解密的指令，输入指令判别·读出电路23b并执行。
指令判别·读出电路23b具有判别解密的指令，进行与该指令的种类对应动作的功能。具体地说，从信息处理装置10供给且由解密电路23a解密的指令是加密密钥元数据的读出指令时，向加密密钥元数据存储部24输出读出信号和在该存储部24中分配的读出地址数据，从该存储部24读出加密密钥元数据。
另外，从解密电路23a接收的指令是数据存储部21的读出指令时，从该读出指令抽出读出命令代码和读出地址数据，将读出信号和读出地址数据提供给数据存储部21，读出数据存储部21存储的数据。
而且，数据存储部21是可写入读出的存储器(例如闪速存储器)，从解密电路23a接收的指令是对数据存储部21的写入指令时，从该写入指令抽出写入命令代码和写入地址数据，将写入信号和写入地址数据提供给数据存储部21，然后将从信息处理装置10供给的写入数据写入数据存储部21。该场合，指令判别·读出电路23b作为指令判别·写入电路动作。
加密密钥元数据存储部24是存储用于生成由信息处理装置10加密指令时的加密密钥数据的元(或种子)即加密密钥元数据的存储部，存储数据长度比较短(例如数比特到数十比特)的数据。该加密密钥元数据存储部24分配有从由半导体存储器20看来是外部设备的信息处理装置10可直接存取的存储器空间。
解密密钥数据存储部25，存储用于对从信息处理装置10读出半导体存储器20的存储数据时供给(或输入)的加密指令解密而获得元指令的解密密钥数据。该解密密钥数据存储部25分配为从外部不能直接存取的存储器空间，仅仅可由解密电路23a读出。
另外，解密密钥数据存储部25存储的解密密钥数据，是与加密密钥元数据存储部24存储的加密密钥元数据成对的数据，其数据长度选择为比加密密钥元数据长十倍以上。理由是，若不是与加密密钥元数据成对确定的解密密钥数据，则无法对从信息处理装置10接收的加密指令进行解密，在确保数据存储部21的机密保护的同时，提高机密保护的强度。
另外，解密密钥数据的数据长度选择为比加密密钥元数据的数据长度长，这是因为一般密钥数据长度较长可提高保密强度。
另一方面，若令加密密钥元数据的数据长度为长，直接作为加密密钥数据进行利用，则从半导体存储器20的外部可非法取出加密密钥数据，导致保密强度的降低。因而，半导体存储器20中存储的加密密钥元数据设为成为用于生成加密密钥数据的元或种子的数据长度(字长)短的数据，即使加密密钥元数据被解析也难以生成加密密钥数据。
上述的说明中，说明了将半导体存储器20所包含的各电路部分集成到单芯片的存储器的情况，本发明的技术思想不限于这样的实施例，也可以以通用的掩模ROM等构成数据存储部21，以其他电路部件构成其他电路部分。即使是这样的场合，由于采用了加密指令，因此可实现数据存储部21存储的数据的机密保护。
在半导体存储器20的制造阶段中，可变更加密密钥元数据存储部24存储的加密密钥元数据。若变更加密密钥元数据，则与之对应的解密密钥数据也变更。因而，例如，若采用因数据存储部21存储的程序或数据等的种类而异的加密密钥元数据和解密密钥数据，由于加密密钥元数据和解密密钥数据的成对密钥相关的数据变化，因而观测半导体存储器20和信息处理装置10之间的数据交换获得的指令也难以被第三者解析，可进一步提高半导体存储器20的保密强度。
另外，为了实现本实施例说明的各种功能及动作，半导体存储器20没有必要采用与传统制品不同的复杂构成和处理。因而，利用CPU作为处理部件的场合，与传统制品相比不会导致显著的成本上升。
信息处理装置10包含处理部件的一例即CPU11。CPU11与暂时存储部12及输入输出端子13连接的同时，作为该实施例固有的电路部分，与加密生成数据存储部14、加密密钥数据生成部15和加密电路16连接。
暂时存储部12采用可写入读出数据的存储器，例如RAM等的半导体存储器或硬盘等。该暂时存储部12包含存储从半导体存储器20读出的加密密钥元数据的存储区域；存储用加密密钥元数据生成的加密密钥数据的存储区域；存储从半导体存储器20的数据存储部21读出的数据(例如块单位的数据)的读入数据存储区域；其他工作数据的存储区域。暂时存储部12的各存储区域分配成从信息处理装置10的外部可读出数据的存储器空间。
输入输出端子13是与半导体存储器20的输入输出端子22电气连接的连接端子或连接器，具有与输入输出端子22的端子数相同的端子数，选择为相同的管脚配置(或管脚间隔)。输入输出端子13与CPU11的地址总线和数据总线连接的同时，还与加密电路16的指令总线并联。
输入输出端子13为了共用地址总线和数据总线及/或指令总线以减少端子数，也可以用规定比特数的端子时间分割地使用地址总线·数据总线和指令总线。
加密生成数据存储部14，存储用于采用从半导体存储器20的加密密钥元数据存储部24读出的加密密钥元数据来生成加密密钥数据的加密生成数据。加密生成数据存储部14分配为从信息处理装置10的外部不能存取的存储器空间。
加密密钥数据生成部15使用暂时存储部12存储的加密密钥元数据和加密生成数据存储部14存储的加密生成数据进行规定的运算处理，生成加密密钥数据，将该加密密钥数据写入暂时存储部12的加密密钥数据存储区域。
这样，由于数据长度比加密密钥元数据长的加密密钥数据在信息处理装置10内生成，存储在暂时存储部12，因而，与在半导体存储器20侧存储加密密钥数据的情况相比，加密密钥数据的解析变得困难。
这里，加密密钥数据生成部15生成的加密密钥数据，是与半导体存储器20侧的解密密钥数据具有规定关系的数据(例如同一数据)，成为一种的共用密钥。
但是，只有在CPU11执行运算处理并发生指令，有必要读出半导体存储器20的存储数据时，如前述生成的加密密钥数据才存储保持在暂时存储部12的规定的存储区域，但是在指令的输出休止或停止时等，也可以根据需要删除。若在适当的定时删除加密密钥数据，可降低从信息处理装置10的外部读出加密密钥数据的危险性。
例如，来自数据存储部21的数据读出以一定程度汇总的单个或多个块为单位读出，预先存储在暂时存储部12，处理该块数据期间若是不对半导体存储器20存取的情况，则也可以在该期间预先删除加密密钥数据。该块的程序处理结束后，再次读出半导体存储器20的数据时，也可以用先前读出的加密密钥元数据再度生成加密密钥数据。
这样，若缩短加密密钥数据存储在暂时存储部12的期间，则可防止非法读出加密密钥数据。
加密电路16利用从暂时存储部14读出的加密密钥密钥数据，对从CPU11输出的供给半导体存储器20用的指令执行规定的运算处理，生成加密指令。
这里，加密指令由命令代码和地址数据组成，一个指令由多个比特构成。由加密电路16加密的加密指令，经由输入输出端子13及半导体存储器20侧的输入输出端子22提供给解密电路23a。
即，信息处理装置10的加密电路16和半导体存储器20侧的解密电路23a存在对应关系，通过加密电路16用加密密钥数据加密的指令，通过解密电路23a用与加密密钥数据的元即加密密钥元数据成对的解密密钥数据进行解密。
换言之，可考虑为，加密密钥数据生成部15用加密密钥元数据对加密生成数据进行第1阶段的加密处理，作成加密密钥数据，加密电路16用加密密钥数据进行加密指令的第2阶段的加密处理。
但是，上述实施状态下，说明了加密密钥数据生成部15和加密7电路16由硬件电路构成的情况，但是，也可以由程序实现加密密钥数据生成部15和加密电路16的处理或功能，通过由CPU11处理该程序，以软件方式进行加密密钥数据的生成和指令的加密。
这样，由于信息处理装置10不持有固定的加密密钥数据，采用从半导体存储器20读出的数据长度短的加密密钥元数据(或加密密钥种数据)来生成加密密钥数据，因此难以从外部读取加密密钥数据并进而进行解析，结果可实现半导体存储器20的存储数据的机密保护。
而且，用于加密密钥数据的加密生成的数据，存储在从外部不能存取的加密生成数据存储部14，因而即使可取得加密密钥元数据，也不能生成加密密钥数据，可确保半导体存储器20的存储数据的机密性。
图2及图3是说明存储器信息保护系统1的动作的流程图。图2及图3的流程图中，左侧表示信息处理装置10的动作的流程(步骤101～113)，右侧表示半导体存储器20的动作的流程(步骤201～211)。
其中，半导体存储器20不包含CPU等的处理部件，而是通过硬件电路而动作，但是预先指出，方便地显示了与信息处理装置10的动作流程对应的流程。
接着，参照图1～图3，说明存储器信息保护系统1的具体动作。
半导体存储器20预先安装到信息处理装置10，各个输入输出端子13和输入输出端子22电气连接。信息处理装置10的电源若导通，则信息处理装置10启动的同时，电源供给半导体存储器20，开始系统动作。
首先，步骤(图2中简写为「S」)101中，CPU11产生加密密钥元数据存储部24的读出指令(包含读出命令代码和读出地址数据的指令)，提供给半导体存储器20。此时的读出指令保持未加密。半导体存储器20判断有指令的输入时(步骤201)，指令判别·读出电路23b判别供给的指令是加密密钥元数据存储部24的读出指令，向该存储部24提供读出信号和读出地址数据。加密密钥元数据存储部24读出加密密钥元数据，提供给信息处理装置10(步骤202)。
CPU11判断步骤102中有加密密钥元数据的输入时，将步骤103中输入的加密密钥元数据写入暂时存储部12的加密密钥元数据存储区域进行暂时存储。
步骤104中，CPU11根据加密密钥元数据和加密生成数据存储部14存储的加密生成数据，进行运算处理，生成加密密钥数据。生成加密密钥数据的程序，可例如与加密生成数据一起预先存储到加密生成数据存储部14。步骤105中，生成的加密密钥数据写入暂时存储部12的加密密钥数据存储区域，进行暂时存储。
接着，步骤106中，CPU11产生应供给半导体存储器20的指令。步骤107中，CPU11用暂时存储部12存储的加密密钥数据对该指令(也称为元指令)加密(或加密电路16用加密密钥数据加密元指令)。
步骤108中，加密指令输出，供给半导体存储器20。步骤109中，CPU11待机到有来自半导体存储器20的读出数据。
半导体存储器20响应加密指令的输入，进行以下的动作(但是，流程图所示判断步骤的部分是为了便于说明而记载的，实际上不是软处理而是硬处理)。即，响应加密指令的输入(步骤203)，解密电路23a用解密密钥数据对加密指令进行解密(步骤204)。
指令判别·读出电路23b判别解密后的指令(步骤205)。解密后的指令是读出指令时(步骤206)，指令判别·读出电路23b从读出指令抽出读出命令代码和读出地址数据，将读出信号和读出地址数据提供给数据存储部21(步骤207)。相应地，数据存储部21读出指定的读出地址存储的数据。
这里，数据存储部21的读出控制方法，有从信息处理装置10逐个地址地提供读出指令的方法和提供块单位的读出指令(例如，逐个块编号或块编号第N～第M)的方法。该实施例中，说明块单位的读出。此时，提供块编号(该块的开头地址；以上位比特指定块)作为读出指令所包含的读出地址。因而，指定的块编号对应的存储区域的各地址存储的数据，从数据存储部21依次读出。
另一方面，CPU11判断步骤109中半导体存储器20的读出数据的存在，步骤110中将该读出数据存储到暂时存储部12。步骤111中，判断是否有指定的数据长度的数据读出，反复执行从步骤109到111的处理，直到指定的数据长度的数据读出结束为止。结果，指定的所有数据被读出，存储在暂时存储部12。
然后，步骤112中，判断半导体存储器20的数据读出是否结束，换言之，判断必要数据量的存储读出是否结束，若未结束则返回步骤109，若结束则进入步骤113。步骤113中，删除暂时存储部12存储的加密密钥数据。然后，CPU11根据从半导体存储器20读出的数据，进行用于该数据本来的使用目的处理。
另外，在是否为上述的半导体存储器20侧的读出指令的判别(步骤206)中，若不是读出指令，而是读出指令以外的指令且是与存储器控制关联的本来的指令(步骤209)，则进行基于本来的指令的处理或动作(步骤210)。
另一方面，在也不是本来的指令时(步骤209)，停止动作(步骤211)。从而，被提供用于非法读出等的指令时，动作停止，禁止数据存储部21的数据读出，可实现数据的机密保护。
但是，删除加密密钥数据后，有必要重新开始再度读出半导体存储器20的存储数据时，返回上述的步骤104，进行加密密钥数据的生成处理，并反复进行以下的处理。另外，若不考虑非法读出加密密钥数据的危险性，则也可省略上述的步骤113的处理。
本发明虽然进行了详细的说明，但是上述说明只是在各个方面进行例示，本发明并不限于此。可以知道在不脱离本发明的范围的情况下可获得未例示的无数的变形例。
权利要求
1.信息处理装置(10)和可自由装卸地安装到上述信息处理装置的半导体存储器(20)构成的存储器信息保护系统(1)，上述半导体存储器具备数据存储部件(21)，存储包含应保护程序的数据，通过上述信息处理装置进行存取；第1输入输出端子部(22)，用于接收来自上述信息处理装置的命令代码以及地址数据组成的指令，且向上述信息处理装置提供从上述数据存储部件读出的数据；加密密钥元数据存储部(24)，存储成为加密用的元的加密密钥元数据；解密密钥数据存储部件(25)，在从上述信息处理装置不能存取状态下存储成为用于判断是否允许在上述信息处理装置使用的解密密钥的解密密钥数据，及存储器控制部件(23)，包含用上述解密密钥数据对从上述信息处理装置接收的加密指令解密的解密部件(23a)，上述信息处理装置具备第2输入输出端子部(13)，与上述半导体存储器的第1输入输出端子部连接，输出上述命令代码以及上述地址数据组成的指令，且被输入从上述半导体存储器读出的数据；处理部件(11)，处理从上述半导体存储器读出的数据，且发生提供给半导体存储器的上述指令；加密生成数据存储部件(14)，用于存储生成上述解密密钥数据关联的加密密钥数据用的加密生成数据；加密密钥数据生成部件(15)，根据从上述加密密钥元数据存储部读出的上述加密密钥元数据和上述加密生成数据，生成上述加密密钥数据；暂时存储部件(12)，暂时存储由上述加密密钥数据生成部件生成的上述加密密钥数据；及加密部件(16)，生成将上述处理部件发生的指令用上述加密密钥数据加密的上述加密指令(S107)，将该加密指令向上述第2输入输出端子部输出(S108)，上述存储器控制部件还进行控制，采用上述解密部件解密的指令，读出上述数据存储部件存储的数据(S208)。
2.权利要求1所述的存储器信息保护系统，其特征在于，上述加密密钥数据生成部件，采用上述加密密钥元数据且根据上述加密生成数据，生成与上述解密密钥数据具有规定的关系的上述加密密钥数据。
3.权利要求1所述的存储器信息保护系统，其特征在于，上述加密密钥数据存储部件，存储比上述加密密钥元数据长十倍以上的上述加密密钥数据。
4.权利要求1所述的存储器信息保护系统，其特征在于，上述加密密钥数据生成部件及上述加密部件由上述处理部件兼用，上述处理部件，运算处理上述加密密钥元数据和上述加密生成数据，求出上述加密密钥数据，写入上述暂时存储部件(S105)，输出用该加密密钥数据对上述指令加密(S107)后的上述加密指令(S108)。
5.权利要求1所述的存储器信息保护系统，其特征在于，上述加密生成数据存储部件，配置为从上述信息处理装置的外部经由上述第2输入输出端子部不能存取的存储器空间。
6.权利要求1至权利要求5的任一项所述的存储器信息保护系统，其特征在于，上述解密密钥数据存储部件，存储与成为上述加密密钥元数据存储部存储的加密密钥元的上述加密密钥元数据成对的上述解密密钥数据。
7.权利要求6所述的存储器信息保护系统，其特征在于，上述加密密钥元数据存储部存储的上述加密密钥元数据和上述解密密钥数据存储部件存储的上述解密密钥数据，选自因上述数据存储部件存储的程序的种类而异的成对的密钥数据。
8.权利要求1至权利要求5的任一项所述的存储器信息保护系统，其特征在于，上述处理部件在由上述加密部件输出期望的量的上述加密指令(S112)后，删除上述暂时存储部件存储的上述加密密钥数据(S113)。
9.由包含CPU(11)的信息处理装置(10)和可自由装卸地安装到上述信息处理装置的半导体存储器(20)构成的信息处理系统(1)中的存储器信息的保护方法，上述半导体存储器具备数据存储部件(21)，存储包含应保护程序的数据；第1输入输出端子部(22)，从上述信息处理装置接收命令以及地址数据组成的指令，且将从上述数据存储部件读出的数据提供给上述信息处理装置；加密密钥元数据存储部(24)，存储成为加密用元的加密密钥元数据；解密密钥数据存储部件(25)，在上述信息处理装置不能存取状态下存储用于确认是否允许在上述信息处理装置使用的解密密钥数据；及存储器控制部件(23)，包含将从上述信息处理装置接收的加密指令用上述解密密钥数据解密的解密部件(23a)，上述信息处理装置具备第2输入输出端子部(13)，与上述半导体存储器的第1输入输出端子部连接，输出上述命令以及上述地址数据组成的指令且被输入从上述半导体存储器读出的数据；处理部件(11)，处理从上述半导体存储器读出的数据，且发生提供给半导体存储器的上述指令；加密密钥生成程序存储部件(14)，存储用于采用上述加密密钥元数据来生成上述解密密钥数据关联的加密密钥数据的加密密钥数据生成程序；及暂时存储部件(12)，暂时存储上述加密密钥数据，而且，上述CPU依次执行第1步骤(S104)，采用上述加密密钥元数据且根据上述加密密钥生成程序生成加密密钥数据；第2步骤(S105)，将上述第1步骤中生成的加密密钥数据暂时存储到上述暂时存储部件；第3步骤(S107，108)，发生将上述处理部件发生的指令用上述加密密钥数据加密后的上述加密指令，向上述第2输入输出端子部输出，上述存储器控制部件依次执行第4步骤(S204)，用上述解密密钥数据解密上述指令；第5步骤(S207，S208)，上述第4步骤中解密的上述指令是读出代码时，将该指令所包含的地址数据提供给上述数据存储部件，读出上述数据存储部件的数据。
10.权利要求9所述的存储器信息的保护方法，其特征在于，上述第1步骤包含，采用上述加密密钥元数据且根据上述加密密钥数据生成程序，生成与上述解密密钥数据相同的上述加密密钥数据的步骤，上述第3步骤包含，采用与上述存储器控制部件解密的上述解密密钥数据相同的上述加密密钥数据进行加密的步骤。
11.可自由装卸地安装到采用加密密钥数据发生命令代码以及地址数据组成的加密指令的信息处理装置(10)的半导体存储器(20)，其特征在于具备数据存储部件(21)，分配为由上述信息处理装置可存取的存储器空间，存储包含应保护程序的数据；解密密钥数据存储部件(25)，分配为上述信息处理装置不能存取的存储器空间，存储从上述信息处理装置供给的上述加密指令的解密所必要的解密密钥数据；加密密钥元数据存储部(24)，分配为上述信息处理装置可存取的空间，存储与上述解密密钥数据关联且用于信息处理装置生成上述加密密钥数据的加密密钥元数据；解密部件(23a)，将从上述信息处理装置供给的上述加密指令用上述解密密钥数据解密；读出部件(23b)，当判断上述解密部件解密的指令所包含的上述命令代码是读出命令代码时(S206)，将读出信号提供给上述数据存储部件的同时，将该指令所包含的上述地址数据作为读出地址提供给上述数据存储部件(S207)，从而控制读出上述数据存储部件的存储数据(S208)。
12.权利要求11所述的半导体存储器，其特征在于，上述加密密钥元数据存储部存储的加密密钥元数据和上述解密密钥数据存储部件存储的上述解密密钥数据，选自因上述数据存储部件存储的上述程序的种类而异的对。
13.权利要求11或权利要求12所述的半导体存储器，其特征在于，上述解密密钥数据存储部件存储的解密密钥数据，选择为比上述加密密钥元数据长十倍以上的数据长度。
全文摘要
信息处理装置10利用从半导体存储器20读出的加密元数据和内部存储的密钥生成数据，通过加密密钥数据生成部15生成半导体存储器20内部存储的密钥数据，存储到暂时存储部12。信息处理装置10利用该密钥数据，发送通过加密电路16加密的数据，接收该数据的半导体存储器20同样利用密钥数据，执行通过解密电路23a解密的指令。从而，仅仅在规定的半导体存储器20和信息处理装置10之间可进行数据通信。
文档编号G06F1/00GK1771484SQ20058000017
公开日2006年5月10日 申请日期2005年8月22日 优先权日2004年11月19日
发明者押切崇, 中岛高伸 申请人:押切崇, 中岛高伸