栅极板118b与第一有源块132和第二有源块134重叠。第三栅极板118c环绕沟道杆113e、113f和栅极绝缘体115e、115f。第三栅极板118c的两个部分分别用作第五晶体管PG-1(参见图8)的栅极117e和第六晶体管PG-2(参见图8)的栅极117f。第三栅极板118c与第三有源块136和第四有源块138重叠。第一栅极板118a、第二栅极板118b和第三栅极板118c可使用沉积和蚀刻工艺形成，并且可以由具有硅化物的多晶硅、Al、Cu、W、T1、Ta、N、难熔材料(TiN、TaN、Tiff, TiAl)或任何它们的组合制成。
[0064]参照图7和图10，第一接触件150形成为连接至第一栅极板118a。第一接触件150可形成在第一有源块132的与第二有源块134相对的一侧的区域上方。此外，第二接触件155形成为连接至第二栅极板118b。第二接触件155可形成在第二有源块134和第三有源块136之间的区域上方。在各个实施例中，第一接触件150包括底部152和顶部154。底部152设置在第一栅极板118a上并连接至第一栅极板118a，顶部154设置在底部152上并连接至底部152。此外，第二接触件155包括底部157和顶部159。底部157设置在第二栅极板118b上并连接至第二栅极板118b，顶部159设置在底部157上并连接至底部157。第一接触件150和第二接触件155可使用沉积和蚀刻工艺形成，并且可以由Al、Cu、W、T1、Ta、Co、Pt、N1、难熔材料(TiN、TaN、TiW、TiAl)或任何它们的组合制成。
[0065]参照图8和图10，多个顶板(即，第一顶板120a、第二顶板120b和第三顶板120c)形成在沟道杆113a-113f上。更具体地，第一顶板120a连接至沟道杆113a、113c和113e以及第二接触件155。第一顶板120a的三个部分分别用作第一晶体管HJ-1、第三晶体管PD-1和第五晶体管PG-1的顶部电极119a、119c和119e (即，漏极)。第二顶板120b连接至沟道杆113b、113d以及第一接触件150。第二顶板120b的两个部分分别用作第二晶体管PU-2和第四晶体管ro-2的顶部电极119b和119d(即，漏极)。第三顶板120c连接至沟道杆113f。第三顶板120c的一部分用作第六晶体管PG-2的顶部电极119f (即，漏极)。第一顶板120a、第二顶板120b和第三顶板120c可使用外延工艺形成，并且可由基于Si的材料制成。
[0066]此外，栅极接触件165形成在第三栅极板118c上。栅极接触件165可使用沉积和蚀刻工艺形成，并且可以由多晶硅和硅化物、Al、Cu、W、T1、Ta、N、难熔材料(TiN、TaN, Tiff,TiAl)或任何它们的组合制成。
[0067]如图10所示，第一介电层170形成在第一阱102和第二阱104上方并设置在晶体管(第一晶体管PU-1至第六晶体管PG-2(参见图8))周围。为了清楚，在截面图中示出第一介电层170，但在平面图中省略该第一介电层170。
[0068]参照图9和图10，第二介电层175设置在第一介电层170上并覆盖图8所示的元件。连接结构160形成为通过插塞177a和177b连接第二顶板120b和第三顶板120c，并且第一字线WLl形成为通过插塞177c连接第三栅极板118c (即，连接至第五晶体管PG-1和第六晶体管PG-2(参见图8))。例如，可以在第二介电层175中形成多个开口以分别露出第二顶板120b、第三顶板120c和栅极接触件165的部分。随后，导电材料可以设置在第二介电层175上并填充开口以形成插塞117a、117b和117c。然后，导电层被图案化为连接结构160和第一字线WL1。导电结构160、第一字线WLl以及插塞117a、117b和117c可由Al、Cu、W、T1、Ta、Co、Pt、N1、难熔材料(TiN, TaN、Tiff, TiAl)或任何它们的组合制成。
[0069]参照图8和图9，从结构的角度看，第一晶体管PU-1包括底部电极llla(参见图3)、顶部电极119a、沟道杆113a、栅极绝缘体115a (参见图6)以及栅极117a (参见图6)。通过用作第一晶体管PU-1的源极的第一有源块132的一部分形成底部电极111a。通过用作第一晶体管PU-1的漏极的第一顶板120a的一部分形成顶部电极119a。通过第一栅极板118a的一部分形成栅极117a。沟道杆113a设置在底部电极Illa和顶部电极119a之间，并且连接至底部电极Illa和顶部电极119a。栅极绝缘体115a环绕沟道杆113a。栅极117a环绕栅极绝缘体115a和沟道杆113a。
[0070]第二晶体管HJ-2包括底部电极Illb (参见图3)、顶部电极119b、沟道杆113b、栅极绝缘体115b (参见图6)和栅极117b (参见图6)。通过用作第二晶体管HJ-2的源极的第一有源块132的一部分形成底部电极111b。通过用作第二晶体管HJ-2的漏极的第二顶板120b的一部分形成顶部电极11%。通过第二栅极板118b的一部分形成栅极117b。沟道杆113b设置在底部电极Illb和顶部电极119b之间，并且连接至在底部电极Illb和顶部电极11%。栅极绝缘体115b环绕沟道杆113b。栅极117b环绕栅极绝缘体115b和沟道杆 I13b0
[0071]第三晶体管ro-Ι包括底部电极Illc (参见图3)、顶部电极119c、沟道杆113c、栅极绝缘体115c (参见图6)和栅极117c (参见图6)。通过用作第三晶体管I3D-1的源极的第二有源块134的一部分形成底部电极liic。通过用作第三晶体管ro-1的漏极的第一顶板120a的一部分形成顶部电极119c。通过第一栅极板118a的一部分形成栅极117c。沟道杆113c设置在底部电极Illc和顶部电极119c之间，并且电连接至底部电极Illc和顶部电极119c。栅极绝缘体115c环绕沟道杆113c。栅极117c环绕栅极绝缘体115c和沟道杆 113c ο
[0072]第四晶体管ro-2包括底部电极11 Id (参见图3)、顶部电极119d、沟道杆113d、栅极绝缘体115d(参见图6)和栅极117d(参见图6)。通过用作第四晶体管Η)-2的源极的第二源块134的一部分形成底部电极liid。通过用作第四晶体管ro-2的漏极的第二顶板120b的一部分形成顶部电极119d。通过第二栅极板118b的一部分形成栅极117d。沟道杆113d设置在底部电极Illd和顶部电极119d之间，并且电连接至底部电极Illd和顶部电极119d。栅极绝缘体115d环绕沟道杆113d。栅极117d环绕栅极绝缘体115d和沟道杆113do
[0073]第五晶体管PG-1包括底部电极Ille (参见图3)、顶部电极119e、沟道杆113e、栅极绝缘体115e(参见图6)和栅极117e(参见图6)。通过用作第五晶体管PG-1的源极的第三有源块136的一部分形成底部电极llle。通过用作第五晶体管PG-1的漏极的第一顶板120a的一部分形成顶部电极119e。通过第三栅极板118c的一部分形成栅极117e。沟道杆113e设置在底部电极Ille和顶部电极119e之间，并且电连接至底部电极Ille和顶部电极119e。栅极绝缘体115e环绕沟道杆113e。栅极117e环绕栅极绝缘体115e和沟道杆 113e。
[0074]第六晶体管PG-2包括底部电极11 If (参见图3)、顶部电极119f、沟道杆113f、栅极绝缘体115f(参见图6)和栅极117f(参见图6)。通过用作第六晶体管PG-2的源极的第四有源块138的一部分形成底部电极Illf。通过用作第六晶体管PG-2的漏极的第三顶板120c的一部分形成顶部电极119f。通过第三栅极板118c的一部分形成栅极117f。沟道杆113f设置在底部电极Illf和顶部电极119f之间，并且电连接至底部电极Illf和顶部电极119f。栅极绝缘体115f环绕沟道杆113f。栅极117f环绕栅极绝缘体115f和沟道杆 113f0
[0075]在图8中，第一有源块132用作第一晶体管PU-1的源极和第二晶体管HJ-2的源极之间的连接结构。第二有源块134用作第三晶体管ro-1的源极和第四晶体管ro-2的源极之间的连接结构。第一栅极板118a用作栅极117a和117c (参见图6)之间的连接结构。第二栅极板118b用作栅极117b和117d(参见图6)之间的连接结构。第三栅极板118c用作栅极117e和117f(参见图6)之间的连接结构。第一顶板120a用作第一晶体管PU-1、第三晶体管ro-Ι和第五晶体管PG-1的漏极之间的连接结构。第二顶板120b用作第二晶体管pu-2和第四晶体管ro-2的漏极之间的连接结构。以这种方式，可以减少或省略其他连接结构，使得存储单元10的布局面积更小和制造工艺更简单。此外，第一接触件150连接至第一栅极板118a和第二顶板120b，以及第二接触件155连接至第二的栅极板118b和第一顶板120b。图9的连接结构160连接至第二顶板120b和第三顶板120c。
[0076]注意，虽然在图8中晶体管(PU-l、PU-2、ro-l、PD-2、PG-l和PG-2)分别具有单个沟道杆，但本发明的所要求的保护范围不限于此。在各个实施例中，至少一个晶体管具有多个沟道杆。
[0077]在图8中，第一栅极板118a、第二栅极板118b和第三栅极板1