专利名称：罩幕式只读存储器的结构及其制造方法
技术领域：
本发明是有关于一种只读存储器(Read Only Memory，ROM)的结构与制造方法，且特别是有关于一种罩幕式只读存储器(Mask ROM)的结构与制造方法。
一般罩幕式只读存储器的结构将复晶硅字符线(Word Line，WL)横跨于位线(Bit Line，BL)上，而位于字符线下方以及位线间的区域则作为存储单元的信道区。对部分工艺而言，罩幕式只读存储器即以信道中离子植入与否，来储存二进制数据“0”或“1”。其中，植入离子到指定信道区域的工艺又称为编码布植(Coding Implantation)工艺。
请参照
图1，其为公知一种罩幕式只读存储器的俯视示意图。在图1中数条平行的字符线102横跨过数条平行的位线104，并由在选定的存储单元的信道区域中，即是在图标的离子植入区块110的基底中植入离子，以进行程序化步骤，调整启始电压，达到控制存储单元在读取操作时的开关的目的。
接着请参照图2，其为公知罩幕式只读存储器的剖面示意图及其程序化方法。在图2中，基底200上具有复数个由栅极介电层202与栅极导体层204组成的栅极结构206、位于栅极结构206间的基底200中的埋入式位线208以及覆盖埋入式位线208的绝缘层210。在进行编码布植工艺时，先利用光罩形成一图案化的光阻层212，以暴露欲编码区域。接着，进行掺质植入工艺214，以光阻层212为罩幕，将掺质植入欲编码区域的底部栅极堆栈结构206下方的基底200中，以进行程序化，将所欲形成的程序代码编入只读存储器中。
由于公知的罩幕式只读存储器，在进行编码布植时，在前段工艺中，选择性的植入掺质于存储晶体管信道区，因此罩幕式只读存储器在植入掺质后必须再经过许多工艺步骤，才能够装箱出货。这样的只读存储器接单后交货所需的时间较长，并需要一个专用于编码的编码罩幕来进行信道离子植入的步骤。而且，在进行信道离子植入步骤时，若离子植入区块的位置产生对不准(misalignment)的情形，就会直接影响存储单元的操作特性，造成只读存储器存储单元内的数据错误，导致产品的可靠性变差。
本发明的另一目的为提供一种罩幕式只读存储器的结构及其制造方法，其可省去一道专用于编码的编码罩幕。
本发明的又一目的为提供一种罩幕式只读存储器的结构及其制造方法，以减少出货时间。
根据上述目的，本发明提供一种罩幕式只读存储器的制造方法，此方法依序于基底上形成一电荷陷入层(例如是氧化硅/氮化硅/氧化硅复合层)与复数个栅极结构，且任一栅极结构与基底间的电荷陷入层作为一预定编码区。接着，于栅极结构间的基底中形成复数条位线，并且于基底上形成与栅极结构电连接的复数条字符线。然后，于基底上形成具有编码窗口的紫外光阻挡层与内层介电层。然后，进行一编码工艺，以紫外光阻挡层为编码罩幕，利用紫外光照射基底，以使编码窗口暴露的栅极结构下方的预定编码区形成复数个写入编码区，再于编码窗口内形成插塞。
本发明所提出的罩幕式只读存储器的制造方法中，以电荷陷入层作为罩幕式只读存储器的编码区域，并且利用具有编码窗口的紫外光阻挡层作为编码罩幕，而照射紫外光以进行编码工艺。由于在内层介电层与紫外光阻挡层中定义形成编码窗口时，可同时于外围电路区的内层介电层中定义形成接触窗，因此编码窗口的工艺可与接触窗工艺整合，而能减少一道光罩，降低生产成本。
而且，由于本发明的罩幕式只读存储器的工艺可以停止在接触窗工艺前，等到客户下单后，再同时进行外围电路区的接触窗工艺与存储单元区的编码工艺，因此可以减少出货时间。
本发明提供一种罩幕式只读存储器的结构，此结构是由基底、电荷陷入层(例如是氧化硅/氮化硅/氧化硅复合层)、栅极结构、位线、字符线、紫外光阻挡层、内层介电层与插塞所构成。其中电荷陷入层位于基底上；栅极结构位于电荷陷入层上，且栅极结构与基底间的电荷陷入层作为复数个编码区；位线位于栅极结构间的基底中；字符线位于栅极结构上，并与栅极结构电连接；紫外光阻挡层覆盖于基底上；内层介电层位于紫外光阻挡层上；且内层介电层与紫外光阻挡层内包括一插塞。
图2为公知一种罩幕式只读存储器的剖面示意图及其程序化方法。
图3A至图3G为依照本发明实施例的罩幕式只读存储器的工艺俯视示意图。
图4A至图4G为依照本发明实施例的罩幕式只读存储器的工艺剖面示意图。
附图标记说明102、422字符线104、418位线110离子植入区块200、400基底202、410栅极介电层204栅极导体层206、414、424栅极结构208埋入式位线210、420绝缘层212光阻层214、416掺质植入工艺402存储单元区404外围电路区
406隔离结构408复合介电层(电荷陷入层)412导体层414条状导体层426淡掺杂区428间隙壁430重掺杂区432源极/漏极区434材料层436内层介电层438编码窗口440接触窗开口442编码区444插塞446内联机首先，请参照图3A与图4A，提供一基底400，此基底400例如是半导体硅基底。此基底400可划分为存储单元区402以及外围电路区404。
接着，在此基底400的外围电路区404中形成多个隔离结构406。此处所示的隔离结构406是一浅沟渠隔离(Shallow Trench Isolation，STI)，但在其它情形下也可以是局部区域热氧化(Local Oxidation，LOCOS)隔离层。
然后，于存储单元区402形成一层复合介电层408(电荷陷入层)，并且于外围电路区404形成一层栅极介电层410，复合介电层408例如是一氧化硅/氮化硅/氧化硅(ONO)层。栅极介电层410的材质例如是氧化硅，形成栅极介电层410的方法例如是热氧化法(Thermal Oxidation)。其中，于存储单元区402形成一层复合介电层408以及于外围电路区404形成一栅极介电层410的步骤例如是先形成一层罩幕层(未图标)覆盖住存储单元区402并裸露外围电路区404，接着于外围电路区404的基底400上形成栅极介电层410，再移除覆盖住存储单元区402的罩幕层。然后，再形成另一层罩幕层(未图标)覆盖住外围电路区404并裸露存储单元区402，接着于存储单元区402的基底400上形成一层复合介电层408(电荷陷入层)，再移除覆盖住外围电路区404的罩幕层。当然也可以先形成一层罩幕层(未图标)覆盖住外围电路区404并裸露存储单元区402，接着于存储单元区402的基底400上形成一层复合介电层408(电荷陷入层)，再移除覆盖住外围电路区404的罩幕层。然后，再形成另一层罩幕层(未图标)覆盖住存储单元区402并裸露外围电路区404，接着于外围电路区404的基底400上形成栅极介电层410，再移除覆盖住存储单元区402的罩幕层。
接着，请参照图3B与图4B，于基底400上形成一层导体层412，此导体层412的材质例如是掺杂复晶硅，形成导体层的方法例如是以临场(In-Situ)掺杂离子的方式，利用化学气相沉积法于基底400上形成一层掺杂复晶硅层。接着，利用微影蚀刻工艺，图案化此导体层412以于存储单元区402形成复数个条状导体层414。
然后进行一掺质植入工艺416，以条状导体层414为罩幕，于条状导体层414所裸露的基底400中形成复数条位线418。而掺质植入工艺416所使用的掺质例如是N型的离子。形成位线418的步骤例如是以离子植入法植入掺质后，进行一快速回火工艺(Rapid Thermal Anneal，RTA)以修复基底400中受损的晶格结构。
接着，请参照图3C与图4C，于基底400上形成一层绝缘层420，以填满条状导体层414间的间隙，此绝缘层420的材质例如是氧化硅，形成绝缘层420的步骤例如是先以化学气相沉积法于存储单元区402形成一层氧化硅层，再进行回蚀(Etching Back)工艺或化学机械研磨工艺(Chemical Mechanical Polishing，CMP)直到暴露条状导体层414的表面。
然后，于基底400上形成另一层导体层(未图标)，导体层的材质例如是掺杂复晶硅，形成导体层的方法例如是以临场掺杂离子的方式，利用化学气相沉积法于基底400上形成一层掺杂复晶硅层。接着，利用微影蚀刻工艺，图案化此导体层以于存储单元区402行成复数个字符线422，再继续定义条状导体层414而形成多个栅极结构414，并且于外围电路区404形成复数个栅极结构424。其中，字符线422与栅极结构414电连接，且字符线422横跨于位线418上，而一栅极结构414与其下的复合介电层408、上方的字符线422、以及两侧的两条位线418则构成一存储单元。
接着，请参照图3D与图4D，进行一掺质植入步骤，以外围电路区404的栅极结构424为罩幕，于栅极结构424两侧的基底400中植入掺质，以形成一淡掺杂区426。
然后，于基底400上形成一层介电层(未图标)，此介电层的材质例如是氧化硅或氮化硅，形成介电层的方法例如是化学气相沉积法。接着，移除部分介电层以于外围电路区404的栅极结构424的侧壁形成间隙壁428。移除部分介电层的方法例如是非等向性蚀刻法。
然后，在外围电路区404中，以间隙壁428与栅极结构424为罩幕，进行一掺质植入步骤，于外围电路区404的栅极结构424两侧的基底400中植入掺质，以形成一浓掺杂区430。其中淡掺杂区426与浓掺杂区430作为源极/漏极区432。
接着，请参照图3E与图4E，于基底400上形成一层材料层434，此材料层434可以防止紫外光穿透而照射到复合介电层408(电荷陷入层)。此材料层包括一化学气相沉积抗反射层(Chemical VaporDeposition Anti-reflective Coating，CVDARC)，其材质例如是SixNy(OH)z。
然后，于材料层434上形成一层内层介电层436，此内层介电层436的材质例如是以四乙基硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源，并利用等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)所形成的氧化硅。接着，进行一平坦化工艺而使内层介电层436具有一平坦表面。使内层介电层436平坦化的方法例如是化学机械研磨法或回蚀刻法。
接着，请参照图3F与图4F，利用微影蚀刻技术图案化内层介电层436与材料层434，以于存储单元区402的欲编码存储单元上形成编码窗开口438(Code Window)，并且于外围电路区404形成暴露栅极结构424的接触窗开口440(Contact Window)。
然后，以材料层434为编码罩幕，利用紫外光照射基底400以进行编码工艺，使紫外光经由编码窗开口438照射欲编码的存储单元，使电子注入存储单元的复合介电层408(电荷陷入层)中形成电荷编码区442，而由此将预定的程序代码编入罩幕式只读存储器中。
接着请参照图3G与图4G，于基底400上形成一层导体层(未图标)，此导体层填满编码窗开口438与接触窗开口440。然后，移除编码窗开口438与接触窗开口440以外的多余导体层以形成插塞444。然后，于基底400上形成另一层导体层(未图标)，并图案化此导体层以形成与插塞444电接触的内联机446。
依上述的制造方法，可形成本发明所提供的罩幕式只读存储器组件的结构。请参照图4G，以明了本发明所提出的罩幕式只读存储器组件的结构，其包括基底400、复合介电层408(电荷陷入层)(例如是氧化硅/氮化硅/氧化硅复合层)、栅极结构414、位线418、字符线422、可阻挡紫外光的材料层434(例如是化学气相沉积抗反射层)与内层介电层436。其中复合介电层408位于基底400上；栅极结构414位于复合介电层408上；位线418位于栅极结构414间的基底400中；字符线422位于栅极结构414上，并与栅极结构414电连接；材料层434覆盖于基底400上；内层介电层436位于材料层434上；且内层介电层436与材料层434内包括插塞444。
依照上述实施例所述，本发明利用氧化硅/氮化硅/氧化硅复合层(电荷陷入层)经过紫外光照射后，会使电荷会陷入氧化硅/氮化硅/氧化硅复合层(电荷陷入层)中的原理，以氧化硅/氮化硅/氧化硅复合层(电荷陷入层)作为罩幕式只读存储器的编码区域，然后于存储单元区上形成一层能够防止紫外线穿透的材料层，在进行编码工艺时，于材料层中形成编码窗口，直接以材料层作为编码罩幕，照射紫外光以进行编码工艺，由存储单元是否照射到紫外光，而使电荷会陷入氧化硅/氮化硅/氧化硅复合层(电荷陷入层)中，来储存二阶式位数据“0”或“1”。
由于，本发明直接以可阻挡紫外光的材料层作为编码罩幕，并将编码窗口的工艺与接触窗工艺整合，因此可以减少一道光罩，降低生产成本。
而且，由于在可阻挡紫外光的材料层中形成编码窗口的工艺可以与外围电路区的接触窗工艺整合在一起，所以本发明的罩幕式只读存储器的工艺可以停在接触窗工艺前，等到客户下单后，同时进行外围电路区的接触窗工艺与存储单元区的编码工艺，可以减少出货时间。
虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。
权利要求
1.一种罩幕式只读存储器的制造方法，其特征为该方法包括于一基底上形成一氧化硅/氮化硅/氧化硅复合层；于该氧化硅/氮化硅/氧化硅复合层上形成复数个栅极结构，每一该些栅极结构与该基底间的该氧化硅/氮化硅/氧化硅复合层分别作为一预定编码区；于该些栅极结构间的该基底中形成复数条位线；于该基底上形成复数条字符线，且该些字符线与该些栅极结构电连接；于该基底上形成一化学气相沉积抗反射层；于该化学气相沉积抗反射层上形成一内层介电层；于该内层介电层与该化学气相沉积抗反射层中形成复数个编码窗口，该编码窗口位于复数个欲写入的预定编码区的上方；进行一编码工艺，以该化学气相沉积抗反射层为编码罩幕，利用紫外光照射该基底，以使该些编码窗口下方的该些预定编码区形成复数个编码区；以及于每一该些该编码窗口内形成一插塞。
2.如权利要求1所述的罩幕式只读存储器的制造方法，其特征为其中该化学气相沉积抗反射层的材质包括SixNy(OH)z。
3.如权利要求1所述的罩幕式只读存储器的制造方法，其特征为其中于该些栅极结构间的该基底中形成该些位线的步骤后与于该基底上形成该些字符线步骤前，还包括于该些位线上形成一介电层填满该些栅极结构之间的间隙。
4.如权利要求1所述的罩幕式只读存储器的制造方法，其特征为其中于该基底中形成该些位线的步骤包括进行一掺质植入步骤，于该些栅极结构间的该基底中植入一掺质；以及进行一回火工艺。
5.一种罩幕式只读存储器的结构，其特征为该结构包括一基底；一氧化硅/氮化硅/氧化硅复合层，该氧化硅/氮化硅/氧化硅复合层位于该基底上；复数个栅极，该些栅极位于该氧化硅/氮化硅/氧化硅复合层上，且该些栅极与该基底间的该氧化硅/氮化硅/氧化硅复合层作为复数个编码区；复数条位线，该些位线位于该些栅极之间；一化学气相沉积抗反射层，该化学气相沉积抗反射层覆盖于该基底上；一内层介电层，该内层介电层位于该化学气相沉积抗反射层上；一插塞，该插塞位于该内层介电层与该化学气相沉积抗反射层内，且位于一编码区上方。
6.如权利要求5所述的罩幕式只读存储器的结构，其特征为其中该化学气相沉积抗反射层的材质包括SixNy(OH)z。
7.如权利要求5所述的罩幕式只读存储器的结构，其特征为其特征为其中该些栅极之间还包括一绝缘层。
8.一种罩幕式只读存储器的制造方法，其特征为该方法包括于一基底上形成一电荷陷入层；于该电荷陷入层上形成复数个栅极结构，每一该些栅极结构与该基底间的该电荷陷入层作为一预定编码区；于该些栅极结构间的该基底中形成复数条位线；于该基底上形成复数条字符线，且该些字符线与该些栅极结构电连接；于该基底上形成一材料层，该材料层的材质能够防止紫外光穿透；于该材料层上形成一内层介电层；于该内层介电层与该材料层中形成复数个编码窗口，该编码窗口位于复数个欲编码的预定编码区的上方；进行一编码工艺，以该材料层为编码罩幕，利用紫外光照射该基底，以使该些编码窗口下方的该些预定编码区形成复数个编码区；于每一该些该编码窗口内形成一插塞。
9.如权利要求8所述的罩幕式只读存储器的制造方法，其特征为其中于该材料层包括一化学气相沉积抗反射层。
10.如权利要求9所述的罩幕式只读存储器的制造方法，其特征为其中于该材料层的材质包括SixNy(OH)z。
11.如权利要求8所述的罩幕式只读存储器的制造方法，其特征为其中该电荷陷入层包括一氧化硅/氮化硅/氧化硅复合层。
12.如权利要求8所述的罩幕式只读存储器的制造方法，其特征为其中于该些栅极结构之间的该基底中形成该些位线的步骤后与于该基底上形成该些字符线步骤前，还包括于该些位线上形成一绝缘层以填满该些栅极结构间的间隙。
13.如权利要求8所述的罩幕式只读存储器的制造方法，其特征为其中于形成该些位线的步骤包括进行一掺质植入步骤，于该些栅极结构间的该基底中植入一掺质；以及进行一回火工艺。
14.一种罩幕式只读存储器的结构，其特征为该结构包括一基底；一电荷陷入层，该电荷陷入层位于该基底上；复数个栅极结构，该些栅极结构位于该电荷陷入层上，且该些栅极结构与该基底之间的该电荷陷入层作为复数个编码区；复数条位线，该些位线位于该些栅极结构间；一材料层，其覆盖于该基底上，该材料层的材质能够防止紫外光穿透；一内层介电层，该内层介电层位于该材料层上；以及一插塞，该插塞位于该内层介电层与该材料层内，且位于一编码区上方。
15.如权利要求14所述的罩幕式只读存储器的结构，其特征为其中该材料层包括一化学气相沉积抗反射层。
16.如权利要求15所述的罩幕式只读存储器的结构，其特征为其中该化学气相沉积抗反射层的材质包括SixNy(OH)z。
17.如权利要求14所述的罩幕式只读存储器的结构，其特征为其中该些栅极结构之间还包括一介电层。
18.如权利要求14所述的罩幕式只读存储器的结构，其特征为其中该电荷陷入层包括一氧化硅/氮化硅/氧化硅复合层。
全文摘要
一种罩幕式只读存储器的制造方法，此方法依序于基底上形成一氧化硅/氮化硅/氧化硅复合层与复数个栅极，且任一栅极与基底之间的氧化硅/氮化硅/氧化硅复合层作为一预定编码区。接着，于栅极间的基底中形成复数条位线，并且于基底上形成与栅极电连接的复数条字符线。然后，于基底上形成具有编码窗口的化学气相沉积抗反射材料层与内层介电层。然后，进行一编码工艺，以化学气相沉积抗反射层为编码罩幕，利用紫外光照射基底，以使编码窗口暴露的栅极下方的预定编码区形成复数个写入编码区，再于编码窗口内形成插塞。
文档编号H01L21/70GK1449028SQ0210845
公开日2003年10月15日 申请日期2002年4月1日 优先权日2002年4月1日
发明者郭东政, 刘建宏, 潘锡树, 黄守伟 申请人:旺宏电子股份有限公司