专利名称：半导体装置测试结构与形成方法
技术领域：
本发明有关于半导体装置测试结构与形成方法。本发明藉由在多重内连线与用以传收低电位讯号的讯号传收端之间安插一导体元件，消除累积于多重内连线的电荷等，来提升测试结果的精确度与可信度。
背景技术：
介层孔(via)、插塞(plug)与多重内连线(multilevel interconnection)是当代半导体产品所不可或缺的基本组成成份。因此，如何测量与如何确保这些基本组成成份的品质，是一个重要的问题。
已知技术中，通常是通过对测试结构的测量来验证这些基本组成成份的品质。在此，测试结构通常是由相互串连(in series)并由金属导线(metal lines)相互连接的多数个介层孔所形成的介层链(via chain)，或者说是一个由多数个介洞与金属导线等所形成的多重内连线。并且测试结构的制程与布局(layout)等，通常是与真实产品的多重内连线制程或布局相当。
典型的测试结构往往具有上千上万以至上百万个介层孔，并占有相当大比例的底材表面。并且，在测试结构的两端有两个相互分离的讯号传收端(如接垫，pad)。当未进行测量时，测试结构便位于底材上；而当要测量时，便可以通过将二个探针(probe)分别电性耦接至这二个讯号传收端(一个传收高电位讯号而另一个传收低电位讯号)，来测量此测量结构。
但由于测试结构中存在大量的金属导线，不论是连接不同介层孔的顶部、连接不同介层孔的底部或是连接其它部分，因此一个常见的缺点便是金属导线积存电荷而使得测试结构不能正常运作。
举例来说，在测试结构的形成过程中，所使用的电浆往往会与已形成的金属线相互反应，而使得电荷累积而于金属线上；又例如已形成的集成电路若没有作好充分的静电放电保护，也往往会因与外界的接触而使得各金属线通过讯号传收端吸收到外来的电荷。不论电荷的来源为何，随后对测试结构所进行的测量，都会因为测量到这些电荷及这些电荷与后续制程反应而无法得到正确的结果。
显然地，如何使得测试结构的功能不会受到这些电荷的影响，是一个亟待解决的问题。
发明内容
本发明的主要目的是提出可以有效防治上述缺点的半导体装置测试结构与其形成方法。
本发明的另一目的是藉由不防止电荷产生但防止电荷累积来有效防治上述缺点，藉以避免更改制程的麻烦与降低防治的成本。
本发明的又一目的是提出不需要大幅修改现有测试结构便可以达成上述目的的半导体装置测试结构与其形成方法。
本发明就等效电路的观点提出所提出的一种半导体装置测试结构，至少包含多重内连线、第一讯号传收端、第二讯号传收端与传导元件。在此，第一讯号传收端电性耦接至多重内连线的一端，而第二讯号传收端则电性耦接至多重内连线的另一端，并且传导元件的一端同时电性耦接至多重内连线与第二讯号传收端，传导元件的另一端则电性耦接至一电位基准点。
本发明就可能布局的观点所提出的另一种半导体装置测试结构，至少包含位于底材上的多重内连线、连接至多重内连线一端的第一讯号传收端、一端连接至多重内连线而另一端连接至电位基准点的传导元件、以及只连接至传导元件的第二讯号传收端。
本发明也提出一种形成半导体装置测试结构的方法。首先，形成多重内连线与传导元件于底材，在此传导元件一端连接至多重内连线而另一端连接至电位基准点。然后，形成相互分离的第一讯号传收端与第二讯号传收端于底材上，在此第一讯号传收端与第二讯号传收端都是电性耦接至多重内连线。
图1A至图1C显示本发明的较佳实施例的三种可能变化；图2A至图2B显示本发明另一较佳实施例的三种可能变化；以及图3显示本发明又一较佳实施例的基本流程。
具体实施例方式
本发明首先指出要消除电荷累积至少有几种可能的作法阻止电荷的产生、阻止电荷出现在金属线上、以及将出现的电荷带走使其无法累积。本发明也指出由于电荷可能是来自于制程中所使用的电浆或是静电放电等因素，因此不论是要有效阻止电荷的产生或是要有效阻止电荷出现在金属线上，都有相当大的技术困难且需要相当大的成本。
因此，本发明从将出现的电荷带走使其无法累积的作法着手。本发明藉由将测试结构接地，提供测试结构一个放电途径，来使得任何出现在测试结构的电荷(如出现在金属线的电荷)都会被传导到电位基准点(或说电位零点)，进而使得测试结构上不会有任何电荷累积。
显然地，如此作法还有一个好处，就是和真实产品结构较已知测试结构来得相似(至少因为真实产品结构往往会有将一些掺杂区域接地)，因此对测试结构的测量结果，会和对真实产品结构的测量结果更相似。
但必须强调的是，由于接地会将任何出现在测试结构的电荷带离开测试结构，因此不只上述的不正常产生的电荷会被带走，连在测试过程中自两个讯号传收端所进来的电荷(电流、电压)也会受到影响。因此，本发明较适合将接地用装置接在测试结构直接与用以传收低电位讯号的讯号传收端之间。无论如何，如同一般电子产品的接地方式一般，将接地用装置接在测试结构直接与用以传收高电位讯号的讯号传收端之间，或是将接地用装置连接至测试结构，也是可能的作法，只要接地的设计不会造成对测试结构的测试结果的不良影响即可。
但必须强调的是，由于将接地用装置接在测试结构直接与用以传收高电位讯号的讯号传收端之间，会因为讯号一自讯号传收端输入便被传送电位基准点等因素，而无法测试接地功能。因此，若考虑要有效测试接地是否能有效地将出现在测试结构各处的电荷都接地的需要，将接地用装置接在测试结构直接与用以传收低电位讯号的讯号传收端之间是较好的作法。
根据上述的讨论，本发明提出两个较佳实施例，分别就等效电路的观点与就布局(或说几何结构)的观点，清楚地说明与限定本发明的专利范围。此外，以下皆以多重内连线来代表已知测试结构的主体多数个介层孔与多数用来相互连接的金属线(甚至包含填入个介层孔的导体插塞)。
本发明的一较佳实施例为一种半导体装置测试结构(等效电路观点)。如图1A所示，至少包含多重内连线11、第一讯号传收端12、第二讯号传收端13与传导元件14。
在此，第一讯号传收端12电性耦接至多重内连线11的一端，而第二讯号传收端13则电性耦接至多重内连线11的另一端，而且二者不会直接电性耦接(指不通过任何结构而直接以导线相互连接)，第一讯号传收端11用以传收高电位讯号，而第二讯号传收端13则用以传收低电位讯号。并且传导元件14的一端同时电性耦接至多重内连线11与第二讯号传收端13，而另一端则电性耦接至电位基准点15。
一般来说，电位基准点15通常是多重内连线所位于的底材。但必须强调的是，本实施例只要求要连接至电位基准点15，但未限定电位基准点15的细节，只要能够充分消化传送过去的电荷即可。
除此之外，本实施例也只限定传导元件14必须能有效地将任何出现于金属内连线的电荷传导至电位基准点15即可。举例来说，传导元件14可以为导体、导线、二极管或后端短路回路(back-end short loop)。
显然地，本实施例与已知技术的主要差别是在于传导元件14的使用。已知技术没有与传导元件14相对应的成本，而不能将电荷放电至电位基准点15；本实施例有传导元件14，因此能将电荷放电至电位基准点15而防治电荷累积引起的问题。
但如前面所讨论的，如果不要求对接地功能的测试，如图1B与图1C所示，本实施例也可以将传导元件15电性耦接至金属内连线11的任何部分，或是同时直接电性耦接至金属内连线11与第一讯号传收端12。
本发明的另一较佳实施例为一种半导体装置测试结构(布局观点)。如图2A至图2C所示，至少包含多重内连线21、第一讯号传收端22、传导元件23以及第二讯号传收端24。
在此，多重内连线21位于底材20，并且往往不位于任何掺杂区域上。第一讯号传收端22连接至多重内连线21的一端，而第二讯号传收端24连接至多重内连线21的另一端。传导元件23的一端连接至多重内连线21，而另一端则连接至电位基准点25。
在此，二个讯号传收端22/24都只要能够传送与接收电子讯号(电流、电压或电荷等)，而不限定其细节。举例来说，二者的可能种类至少有接垫、针脚、焊锡、金属结构、以及上述各者的任何组合。
此外，由于两个讯息传收端22/24是分别用来接收高电位讯号与低电位讯号讯号，因此二个讯号传收端22/24分别连接至多重内连线21的表层(如最上面一层的金属线)与底层(如最靠近底材20的金属线)。
一般来说，电位基准点25通常是多重内连线21所位于的底材20。但必须强调的是，本实施例只要求要连接至电位基准点25，但未限定电位基准点25的细节，只要能够充份消化传送过去的电荷即可。
再者，本发明也不限定传导元件23的细节，传导元件23可以是导体、导线、二极管、后端短路回路或任何可以有效传导电荷的元件。
本发明的又一较佳实施例是一种形成半导体装置测试结构的方法。如图3所示，至少包含下列步骤如第一形成方块31所示，形成多重内连线与传导元件于底材，在此传导元件一端连接至多重内连线而另一端连接至电位基准点。
如第二形成方块32所示，形成相互分离的第一讯号传收端与第二讯号传收端于底材上，在此第一讯号传收端与第二讯号传收端都电性耦接至多重内连线。
在此，第一形成方块31与第二形成方块32的内容，可以是先让传导元件与多重内连线接触，再让第二讯号传收端与传导元件直接接触而不与多重内连线直接接触；也可以是先让传导元件与多重内连线接触，再让第二讯号传收端同时与传导元件及多重内连线直接接触。
在此，也可以改变将传导元件接地的时间。例如，先只形成传导元件，而在第一讯号传收端与第二讯号传收端都形成好后，才将已形成的传导元件接地。甚至，也可以改变为在第一讯号传收端与第二讯号传收端都形成好后，才形成传导元件以及将传导元件接地。本实施例并不限制这些细节。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的专利范围；凡其它未脱离本发明所揭示精神下所完成的等效改变或修饰，均应包含在下述的申请专利范中。
权利要求
1.一种半导体装置测试结构，包含一多重内连线；第一讯号传收端，该第一讯号传收端电性耦接至该多重内连线的一端；第二讯号传收端，该第二讯号传收端电性耦接至该多重内连线的另一端；以及传导元件，该传导元件的一端电性耦接至该多重内连线，该传导元件的另一端则电性耦接至一电位基准点。
2.如权利要求1所述的半导体装置测试结构，其特征在于，该第一讯号传收端用以传收一高电位讯号。
3.如权利要求1所述的半导体装置测试结构，其特征在于，该第二讯号传收端用以传收一低电位讯号。
4.如权利要求1所述的半导体装置测试结构，其特征在于，该电位基准点为该多重内连线所位于的一底材。
5.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件一端同时电性耦接至该多重内连线与该第二讯号传收端，而另一端电性耦接至该电位基准点。
6.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件一端同时电性耦接至该多重内连线与该第一讯号传收端，而另一端电性耦接至该电位基准点。
7.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件选自下列之一导体、二极管以及后端短路回路。
8.一种半导体装置测试结构，包含一多重内连线，位于一底材上；第一讯号传收端，该第一讯号传收端连接至该多重内连线的一端；一传导元件，该传导元件的一端连接至该多重内连线，该传导元件的另一端则连接至一电位基准点；以及第二讯号传收端，该第二讯号传收端连接至该传导元件。9如权利要求8所述的半导体装置测试结构，其特征在于，该多重内连线位于一底材上，并且该多重内连线并不位于任何掺杂区域上。
10.如权利要求8所述的半导体装置测试结构，其特征在于，该第一讯号传收端选自下列之一接垫、针脚、焊锡以及金属结构。
11.如权利要求8所述的半导体装置测试结构，其特征在于，该第二讯号传收端选自下列之一接垫、针脚、焊锡以及金属结构。
12.如权利要求8所述的半导体装置测试结构，其特征在于，该第一讯号传收端连接至该多重内连线的表层。
13.如权利要求8所述的半导体装置测试结构，其特征在于，该传导元件连接至该多重内连线的底层。
14.如权利要求9所述的半导体装置测试结构，其特征在于，该电位基准点与该底材等电位。
15.如权利要求8所述的半导体装置测试结构，其特征在于，该传导元件为一导体。
16.如权利要求8所述的半导体装置测试结构，其特征在于，该传导元件为一二极管。
17.如权利要求8所述的半导体装置测试结构，其特征在于，该传导元件为一后端短路回路。
18.一种形成半导体装置测试结构的方法，包含提供一底材形成一多重内连线与一传导元件于该底材，该传导元件一端连接至该多重内连线而另一端连接至一电位基准点；以及形成相互分离的第一讯号传收端与第二讯号传收端于该底材上，在此该第一讯号传收端与该第二讯号传收端电性耦接至该多重内连线。
19.如权利要求18所述的形成半导体装置测试结构的方法，其特征在于，先让该传导元件与该多重内连线接触，再让该第二讯号传收端与该传导元件直接接触而不与该多重内连线直接接触。
20.如权利要求18所述的形成半导体装置测试结构的方法，其特征在于，先让该传导元件与该多重内连线接触，再让该第二讯号传收端同时与该传导元件以及该多重内连线二者直接接触。
全文摘要
本发明提供一种半导体装置测试结构，除了包含一多重内连线与电性耦耦接至此多重内连线的二个相互分离的讯号传收端外，还包含用以提供接地管道的一传导元件。在此，传导元件的一端同时电性耦接至多重内连线与一讯号传收端(用以传收低电位讯号)，而另一端则电性耦接至一电位基准点。
文档编号H01L21/66GK1481005SQ0213684
公开日2004年3月10日 申请日期2002年9月6日 优先权日2002年9月6日
发明者江顺旺, 简维廷 申请人:中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(上海)有限公