专利名称：存储器件及其驱动方法
技术领域：
本发明涉及一种存储器件以及一种用于驱动该器件的方法；更具体来讲，本发明涉及一种存储器件及驱动该存储器件的方法，该存储器件的存储单元具有一晶体管和一电阻元件，该电阻元件作为储存装置。
背景技术：
通常，存储器件，尤其是单位存储单元被制成带有一个晶体管和一个电容器，其中，在单位存储单元中，数据写入到一DRAM(动态随机存取存储器)中。电容器代表数据的写入区，即数据储存区。为了防止数据写入和读出过程中的数据丢失或数据错误，需要电容器具有一定的静电容量。
由于存储器件的集成度不断提高，所以存储单元的电容器所占据的区域越来越小。但是，储存数据所需的电容器的静电容量则未减小。
为了增大有限区域内电容器的静电容量，则就需要电容器的电极区尽可能地大、电极之间的距离尽可能地小、以及电极间的介电材料具有尽可能高的导电性。
为了增大有限区域内电容器的电极区，应当将电极加工成三维的形状—例如为圆柱状。但是，由于此类电容器相比于现有二维形状的电容器，其结构复杂，所以在加工上存在一些困难。如果介电材料的厚度很薄，则电极之间的距离就很小—尽管这样会使漏电增大。如果介电材料具有很高的导电性，则相比于介电材料为薄膜的情况，电容器的静电容量有了很大的增加，但在半导体的制造过程中，由于用来制造电极的材料类型只能限于具有高抗蚀刻性的贵金属，所以蚀刻操作更为复杂，且产品造价也会增加。
由于存在这些问题，所以制造以电容器作为储存装置的存储器件的过程非常复杂，因而存储器件的制造重复性和可靠性很差，最终造成产量显著地降低。
发明内容
本发明的一个目的是提供一种存储器件，其由于具有简单的存储单元结构而能提高集成度、简化其制造工艺，并延长刷新周期，从而降低电流消耗。
本发明的另一个目的是提供一种用于驱动该存储器件的方法。
在一个方面，本发明提供了一种存储器件，其包括一形成在半导体衬底上的NPN型晶体管；一电阻材料，其通过一导电插塞与晶体管的源极区相接触，“0”或“1”的二进制位数据写入到该材料中；以及一导电板，其与电阻材料相接触。
在下文的描述中，阐述了本发明的其它目的和优点，这些内容在某种程度上可从下文的描述看出，或者是通过对本发明的实践来获知。
在导电插塞和电阻材料之间还设有一第一材料膜，电子可隧穿过该材料膜，并可选择性地在电阻材料和导电板之间设置一第二材料膜，电子也可隧穿过该材料膜。
所述电阻材料是一种非晶态的介电膜，其能在一预定的时间段内俘获电子，其中的预定时间段是按照电压或电流的预定值或预定方向执行数据储存所需的。
如果电阻材料为氮化硅薄膜，则导电插塞是与源极区的材料层相同的材料层，且导电板为铝板。
如果电阻材料为氮化硅薄膜，则导电插塞是由与源极区的材料层相同的材料层制成的，且导电板为铝板。如果电阻材料为氧化铝膜时，导电插塞为金(Au)插塞或铂(Pt)插塞，且导电板为铝(Al)插塞。
导电插塞、电阻材料和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。导电插塞、第一材料膜、电阻材料和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。导电插塞、第一材料膜、电阻材料、第二材料膜和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。
在另一方面，本方面提供了一种存储器件，其包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，用于覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，其露出了晶体管的源极区；一绝缘膜，其形成在经接触孔外露的源极区的整个表面上；一电阻材料，其形成在层间绝缘膜上，用于与绝缘膜的整个表面相接触，位数据“0”或“1”被写入到该电阻材料中；以及一导电板，其覆盖着电阻材料的整个表面。
在电阻材料和导电板之间还设有一材料膜，该材料膜允许电子隧穿。此处，该材料膜是一层n型多晶硅薄膜、p型硅膜、氧化硅膜或氧化铝膜。
在另一方面，本发明提供了一种用于向存储器件写入位数据的方法，其包括步骤对电阻材料进行初始化；以及对电阻材料进行充电，以向其中写入位数据“0”或“1”。
利用一电赋能过程来提高电阻材料的导电性。
晶体管导通，在晶体管的漏极区上施加一位线电压(Vb)，并在导电板上施加一极板电压(Vb/2)，从而将位数据“0”或“1”写入到电阻材料中。
在位数据“0”或“1”被写入之后，将晶体管关断，以此来延长位数据的保持时间。
在另一方面，本发明提供了一种用于向存储器件写入位数据的方法，其包括步骤对电阻材料进行初始化；以及提高电阻材料的电阻，并向其中写入位数据“0”或“1”。
对电阻材料进行放电来提高电阻材料的电阻。
当在导电板上施加一极板电压(Vb/2)时，晶体管导通，以提高电阻材料的电阻。晶体管导通，且在导电板上施加一开关电压(switching voltage)(Vs)，从而提高电阻材料的电阻。
当电阻材料为氮化硅膜时，晶体管导通，并在晶体管的漏极区上施加一个与位线电压(Vb)相反的电压，在导电板上施加一个极板电压(Vb/2)，以提高电阻材料的电阻。
通过使晶体管导通、并向导电板施加一开关电压(Vs)来提高电阻材料的电阻，并且在电阻材料为氮化硅膜时，晶体管导通，并在晶体管的漏极区施加一位线电压(Vb)。向导电板施加极板电压(Vb/2)。如果电阻材料是氧化铝薄膜，则晶体管导通，并在晶体管的漏极区上施加一个与位线电压(Vb)不同的电压，且在导电板上施加极板电压(Vb/2)，以提高电阻材料的电阻。
在另一方面，本发明提供了一种用于读出存储器件中已写入的位数据的方法，该方法测量自电阻材料流出的电流并读出电阻材料中写入的位数据。在将一个读出放大器(sense amplifier)连接到晶体管的漏极区上之后，晶体管导通，并在导电板上施加一极板电压(Vb/2)，用以测量流经电阻材料的电流。
在另一方面，本发明提供了一种用于读出存储器件中已写入的位数据的方法，该方法测量流经电阻材料的电流并读出电阻材料中写入的位数据。在将一个读出放大器连接到晶体管的漏极区上之后，晶体管导通，并在导电板上施加一读出电压(Vr)，用以测量流经电阻材料的电流。
因而，通过简化了存储单元的结构及其制造过程，而提高了集成度，并通过延长了刷新周期而降低了存储器件的电流消耗。
从下文参照附图对本发明优选实施例所作的详细描述，可对本发明上述的目的和优点有更为清楚的认识，在附图中图1是根据本发明第一实施例的存储器件的剖视图；图2到图4中的剖视图表示了图1所示存储器件的几种变换示例；图5是根据本发明第二实施例的存储器件的剖视图；图6中的剖视图用于解释利用图1所示存储器件将位数据“0”写入的方法；图7中的剖视图用于解释利用图1所示存储器件将位数据“1”写入的方法；图8中的剖视图表示了图1所示存储器件的电荷保持状态；图9与图10中的剖视图用于解释将图1所示存储器件中写入的位数据读出的方法；图11和图12中的剖视图表示了通过在图1所示的存储器件中执行转换操作而将位数据“1”写入到电阻材料中的过程；以及图13和图14中的曲线图表示了读出位数据时电流密度随时间的变化关系。
具体实施例方式
下面将参照附图对本发明作更为全面的描述，在附图中表示了本发明的几个优选实施例。在附图中，为了清晰明了，对各层和区域的厚度作了放大处理。
参见图1到图5，将介绍根据本发明实施例的存储器件。
第一实施例根据本发明第一实施例的存储器件具有一个位于半导体衬底上的晶体管、以及一个电阻器，其中的电阻器取代了通常的电容器，作为用于储存诸如“1”或“0”的位数据的装置。
具体来讲，参见图1，在一半导体衬底10上限定出两个区域，在其中一个区域内形成了所述的存储器件(下文将称作“有源区”)，而在另一区域内形成了一个场氧化物膜(或器件隔离器)以用于分隔开所述的存储器件(下文称为“场区”)。优选的是，用p型导电杂质对半导体衬底10进行搀杂。半导体衬底10可以是一带有p阱的n型半导体衬底，在该衬底中，某一区域处搀杂了p型导电杂质，在该区域处形成了存储器件。在半导体衬底10的场区上形成了一个场氧化物膜11。该场氧化物膜11为硅局部氧化(Locos)型。可用图中虚线所示的沟槽型氧化物膜11A来取代该场氧化物膜11。在半导体衬底10上的有源区内，在一预定区域处形成了一个栅极电极16。在栅极电极16与半导体衬底10之间设有一栅极电极绝缘膜18。在栅极电极16和场氧化物膜11之间还有搀杂有浅深度的n型导电杂质的第一杂质区12和第二杂质区14。位于栅极电极16左侧的第一杂质区12是晶体管的漏极区，位于栅极电极16右侧的第二杂质区14是晶体管的源极区。第一、第二杂质区12、14与栅极电极16构成了存储器件中的一个NPN型晶体管。在半导体衬底10上，形成了一间隔绝缘薄膜20，用于对晶体管进行覆盖。在层间绝缘膜20上形成了第一接触孔22，用于露出第二杂质区14。第一接触孔22上部的宽度要大于其下部的宽度。第一接触孔22的下部和上部的一部分被一导电插塞24所填充。第一接触孔22上部的剩余部分，即具有预定厚度的最上层，被一第一储存装置26所填充，该储存装置用于储存如“0”或“1”的位数据。第一储存装置26是一种电阻材料。该电阻材料是诸如非晶态介电薄膜等的材料膜，其能在一预定的时间内俘获电荷，其中的预定时间是按照外界所施加的电压或电流的数值或方向来储存数据时所需要的。优选的是，非晶态介电膜是氮化硅薄膜(Si3N4)。非晶态介电薄膜可以是氧化铝(Al2O3)膜。
希望能根据用作第一储存装置26的材料的不同来改变导电插塞24的材料。例如，当如上述那样第一储存装置26为氮化硅薄膜时，希望导电插塞24的材料与第二导电杂质区14的材料相同，也就是说，与晶体管的源极区的材料相同。因而，在此情况中，希望导电插塞24为n型搀杂的多晶硅插塞。另外，优选的是，当第一储存装置26为氧化铝薄膜时，导电插塞24的材料为贵重金属，例如为金(Au)。
之后，在层间绝缘膜20上形成一第一导电板28，其与第一储存装置26的整个表面接触。第一导电板28被制成为一条连线或一个焊点。优选的是，导电板28的材料为铝。
优选的是，导电插塞24、第一储存装置26以及第一导电板28的整个厚度约为15纳米。
可在第一储存装置26与导电插塞24或/和第一导电板28之间设置一个用于增强第一储存装置26的数据储存功能的构件。图2和图4表示了前叙结构的几种示例。
参见图2，用一第一材料膜30作为所述的构件，其设置在导电插塞24和第一储存装置26之间。
参见图3，作为所述构件的第一材料膜30被设置在导电插塞24和第一储存装置26之间。在第一储存装置26和第一导电板28之间还设置了作为此种构件的第二材料膜32。
图4表示了只在导电的第一储存装置26和第一导电板之间设置了用作所述构件的第二材料膜32。
第一材料膜30和第二材料膜32为n型的多晶硅薄膜、p型的多晶硅薄膜或一绝缘薄膜。此处，该绝缘薄膜为氧化硅薄膜或氧化铝薄膜。
优选的是，在根据第一实施例的存储器件中，第二杂质区14与第一导电板28之间的厚度是诸如电子等的电荷能被俘获在第一储存装置26中的一个厚度。
第二实施例本发明的第二实施例描述了这样一种存储器件其去掉了连接晶体管与储存装置的导电插塞。
具体来讲，参见图5，如根据第一实施例的存储器件那样，在半导体衬底10上制出了晶体管，并制出层间绝缘膜20来覆盖晶体管。在层间绝缘膜20上制出一第二接触孔34，在该接触孔中露出第二杂质区14。经第二接触孔34在第二杂质区14的外露区域上制出一绝缘膜36。优选的是，绝缘膜36为氧化硅薄膜，该薄膜是通过经第二接触孔34对第二杂质区14的外露区域进行自然氧化而形成的；但是，如果电荷可被直接隧穿，则可用除氧化硅薄膜之外的其它绝缘膜来用作绝缘膜36。如图1所示那样，在层间绝缘膜20上制出一个第二储存装置38，其功能类似于第一实施例中的第一储存装置26。第二储存装置38沿第二接触孔34的侧壁形成在第二接触孔34的内侧，并与绝缘膜36的整个表面相接触，即与第二接触孔34的底面相接触。类似于第一实施例中的第一储存装置26，希望第二储存装置38成为储存如“0”或“1”的位数据的电阻材料。该电阻材料与第一实施例中的电阻材料相同，因而将略去对应的描述。在第二储存装置38上形成有一第二导电板40。如在第一储存装置26中的情况那样，第二导电板40的材料可以是铝。
下面，将对用于驱动根据本发明实施例的存储器件的方法进行描述。此方法用于对根据本发明第一实施例的存储器件进行驱动，但是，该方法也适用于根据本发明第二实施例的存储器件。
位数据写入参见图1，在将位数据“0”或“1”写入到第一储存装置26之前，先要对储存装置26作初始化处理，使其适于储存位数据。这一过程被称为“电赋能(forming)”过程，且在所述电赋能过程中，第一储存装置26中俘获了电子等电荷。在电赋能过程中，晶体管保持导通(ON)状态，且通过一位线(图中未示出)向第一杂质区12施加一电赋能电压。在第一储存装置26的电赋能过程完成之后，由于在电阻材料中(即第一储存装置26中)俘获了电子，所以第一储存装置26的导电性就提高了。利用电赋能过程而保持在第一储存装置26中的电子会随着时间的流逝而自然地从第一储存装置26中流走。
因而，如图6所示，在栅极电极16上施加一栅极电压(Vg)来保持晶体管的导通状态。此时，通过位线向第一杂质区12施加一位线电压(Vb)。之后，在第一导电板28上施加一极板电压(Vb/2)来在第一储存装置26中再次俘获电子。如上所述，通过在电赋能之后对第一储存装置26进行充电，在第一储存装置26中俘获很多电子。上述的状态被看作是写入位数据“0”时的状态。当位数据“0”被写入时，由于第一储存装置26中俘获了很多电子，所以第一储存装置26的导电性提高了，从而就减低了电阻。
与此同时，在电赋能过程之后，第一储存装置26中俘获的电子随着时间的流逝自然地从第一储存装置26中流失。因而，如果从电赋能过程开始已经经过了足够长的时间，则俘获的电子中的大部分就会从第一储存装置26中自然地释放掉。因而，第一储存装置26中的电阻就会增大，第一储存装置26的此状态被看作是写入位数据“1”时的状态。但是，在电赋能过程完成之后，俘获的电子需要耗费比通常位数据写入时间更长的时间来从第一储存装置26中自然流走。因而，为了能快速地驱动该存储器件，希望第一储存装置26的放电时间(即将俘获的电子从第一储存装置26中释放掉的时间)尽可能地短。
为此，如图7所示那样，在第一导电板28上施加极板电压(Vb/2)的同时，在栅极电极16上施加栅极电压(Vg)，以使晶体管保持导通。之后，通过位线向第一杂质区12施加一零伏电压。由于这样来施加电压，第一储存装置26中所俘获的电子就能被迅速放出，从而使第一储存装置26变为导电性很低的状态，即类似于电赋能前的高阻状态。第一储存装置26电阻很高(导电性很低)的状态被看作是写入位数据“1”的状态。
还可以通过转换的方法，而不是通过将俘获的电子放出的方法，来写入位数据“1”。
具体来讲，如图11所示，在栅极电极16上施加栅极电压(Vg)来保持晶体管导通。在此状态下，在第一导电板28上施加一开关电压(Vs)。该操作的结果就是随着第一储存装置26中俘获的电子从第一储存装置中流走，第一储存装置26的电阻变高。因而，第一储存装置26就变为了写入位数据“1”的状态。
通过采用上述的写入方法，就可以使位数据“1”的写入过程快于仅通过对俘获的电子放电而进行写入的方法。
用于写入位数据“1”的另一种方法是这样的通过位线向第一杂质区12施加一个不同于位线电压(Vb)的电压(Vb′)，以改变第一储存装置26的电阻值。在该方法中，电压(Vb′)随第一储存装置26的材料不同而变化。例如，如果第一储存装置26为氮化硅薄膜(Si3N4)，则希望电压(Vb′)的绝对值与位线电压(Vb)相反。如果第一储存装置26为氧化铝薄膜(Al2O3)，则希望电压(Vb′)的绝对值不同于位线电压(Vb)的绝对值，在此情况下，在第一导电板28上施加极板电压(Vb/2)。
与此同时，如图8所示，在写入位数据“0”的过程中，如果在写入了位数据“0”之后，在栅极电极16上未施加栅极电压(Vg)，则通过将极板电压(Vb/2)施加到第一导电板28上，就形成了一个开路。结果就是，第一储存装置26中所俘获的电子在第一储存装置26中的保留时间变得更长了。这就意味着用于将位数据“0”写入到第一储存装置26中、并对第一储存装置26进行再次充电来保持写入数据正常所需的时间变长，即刷新周期将变长。
在上文的描述中，将第一储存装置26中俘获了电子的状态看作是写入位数据“0”的状态，且将由于将第一储存装置26中俘获的电子释放掉而使第一储存装置26电阻变大的状态看作是写入位数据“1”的状态。但是，位数据的写入操作也可以被处理成与上述的相反，换言之，可将第一储存装置26中俘获了电子的状态看作是写入位数据“1”的状态，而将由于将第一储存装置26中俘获的电子释放掉而使第一储存装置26电阻变大的状态看作是写入位数据“0”的状态。
位数据的读出参见图9和图10，通过如下的两种方法将写入到第一储存装置26中的位数据读出。
在第一方法中，第一储存装置26中俘获的电子流走时流经第一储存装置26的电流可被一读出放大器42所读取到，读出放大器通过位线与第一杂质区12相连接。
在第二方法中，利用读出放大器42对流经电阻材料(即第一储存装置26)的电流进行测量。
无论是用任何方法，在读出位数据“0”时的电流值都大于在读出位数据“1”时的电流值。通过对两种电流的数值进行比较，就可以判断从第一储存装置26中读出的位数据是“0”还是“1”。
图9表示的是在用第一方法对第一储存装置26中写入的位数据进行读出时图1所示存储器件的剖视图，在该图中，第一杂质区12通过位线与读出放大器42相连接，并在栅极电极16上施加栅极电极(Vg)，以保持晶体管的导通。与此同时，在第一导电板28上施加极板电压(Vb/2)。与此类似，当电子被俘获到第一储存装置26中时，也就是说，当写入位数据“0”时，俘获的电子从第一储存装置26中释放掉，电流流经读出放大器42，且该电流被读出放大器42所测量。当在第一储存装置26中写入位数据“1”时，通过对读出放大器42测量的电流值进行比较，就可知道在第一储存装置26中写入的是那一个位数据。
图10表示的是在用第二方法对第一储存装置26中写入的位数据进行读出时图7所示存储器件的剖视图，在该图中，第一杂质区12通过位线与读出放大器42相连接，并在栅极电极16上施加栅极电压(Vg)，以保持晶体管的导通。与此同时，在第一导电板28上施加一读出电压(Vr)。此时，希望读出电压(Vr)不会让太多的电子从第一储存装置26中释放出，且该读出电压小于写入电压。通过施加这样的电压，当位数据“0”被写入到第一储存装置26中时，第一储存装置26的导电性提高，且电流i从第一导电板28流向第一杂质区12、栅极电极16下方的沟道区(图中未示出)、导电插塞24的第二杂质区14、以及第一储存装置26。电流i的数值由读出放大器42进行测量。
与此同时，当位数据“1”被写入到第一储存装置26中时，第一储存装置26的导电性非常低，也就是说，第一储存装置26的电阻非常高。结果就是，相比于在读出位数据“0”时测得的电流i，此时的电流i非常小。因而，通过对电流值进行比较，就可以判断出第一储存装置26中写入的位数据是“0”还是“1”。
通过读出电压(Vr)或读出放大器42测得的电流值可随形成在半导体衬底10的第二杂质区14上的叠层结构的不同而变化。图13和14表示了对于不同的堆叠结构的电流密度随时间的变化关系。图13表示了当读出位数据“0”和“1”时电流密度随时间的变化关系，该变化关系对应于这样的情况导电插塞24、第一储存装置26(Si3N4)和第一导电板28(Al)是依次堆叠的。图14表示了当导电插塞24和第一储存装置26之间还设置了一层氧化硅薄膜时电流密度随时间的变化关系。当施加预定的读出电压(Vr)例如为-8伏时，所得到的结果与图13所示的结果相同。当施加的预定读出电压(Vr)例如为-5伏时，所得结果与图14所示的结果相同。
上述用于读出位数据的方法可适用于位数据用不同方法写入的情况。
如上所述，相比于作为传统储存装置的电容器，根据本发明的存储器件通过利用电阻材料作为储存装置，能简化存储单元的结构，同时还减小存储单元的体积。因而，还能提高存储器件的集成度。另外，相比于常规的电容器，用作储存装置的电阻材料的结构也很简单。结果是，这样就可简化制造过程。另外，还可延长电阻材料中保持电子的保留时间，从而可延长刷新周期。因而，就能降低存储器件的电流消耗。
尽管上文已经参照优选实施例对本发明作了具体的表示和描述，但本领域技术人员可以理解在不悖离本发明设计思想和保护范围的前提下，可对本发明的形式和细节特征作多种形式的改动，其中，本发明的范围由所附的权利要求书限定。例如，本领域技术人员可用除氮化硅薄膜或氧化铝薄膜之外的其它电阻材料作为储存装置。此外，可用多层结构的绝缘层来取代设置在导电插塞与储存装置之间的绝缘膜、以及设置在储存装置与导电板之间的绝缘膜。另外，还可在第二储存装置和第二导电板之间设置一第三材料膜，其可起到第一材料膜或第二材料膜的作用。因而，在不悖离本发明设计思想和原理的前提下，应当由所附权利要求及其等效描述来确定本发明的保护范围。
权利要求
1.一种存储器件，其包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，以覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，该孔露出了晶体管的源极区；一导电插塞，其填充了所述接触孔；一电阻材料，其形成在导电插塞上，位数据“0”或“1”将被写入到该电阻材料中；以及一导电板，其形成在层间绝缘膜上，以与电阻材料相接触。
2.根据权利要求1所述的存储器件，还包括一第一材料膜，其位于导电插塞和电阻材料之间，电子可隧穿该材料膜。
3.根据权利要求1或2所述的存储器件，还包括一第二材料膜，其位于电阻材料和导电板之间，电子可隧穿该材料膜。
4.根据权利要求2所述的存储器件，其中，第一材料膜为n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化铝薄膜。
5.根据权利要求3所述的存储器件，其中，第二材料膜为n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化铝薄膜。
6.根据权利要求1或2所述的存储器件，其中，电阻材料是一种非晶态的介电膜，其能在一预定时间内保留电子，该预定时间为按照电压或电流的预定值或预定方向来储存数据所需。
7.根据权利要求6所述的存储器件，其中，所述非晶态介电膜为氮化硅(Si3N4)薄膜或氧化铝薄膜(Al2O3)。
8.根据权利要求7所述的存储器件，其中，当电阻材料为氮化硅薄膜时，导电插塞是与源极区材料层相同的材料层，且导电板为铝板。
9.根据权利要求7所述的存储器件，其中，当电阻材料为氧化铝膜时，导电插塞为金(Au)插塞或铂(Pt)插塞，且导电板为铝(Al)板。
10.根据权利要求3所述的存储器件，其中，电阻材料是一种非晶态的介电膜，其能在一预定时间内俘获电子，该预定时间为按照电压或电流的预定值或预定方向来储存数据所需。
11.根据权利要求10所述的存储器件，其中，所述非晶态介电膜为氮化硅(Si3N4)薄膜或氧化铝薄膜(Al2O3)。
12.根据权利要求11所述的存储器件，其中，当电阻材料为氮化硅薄膜时，导电插塞是与源极区材料层相同的材料层，导电板为铝板。
13.根据权利要求11所述的存储器件，其中，当电阻材料为氧化铝膜时，导电插塞为金(Au)插塞或铂(Pt)插塞，且导电板为铝(Al)板。
14.根据权利要求1所述的存储器件，其中，导电插塞、电阻材料和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。
15.根据权利要求2所述的存储器件，其中，导电插塞、第一材料膜、电阻材料和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。
16.根据权利要求3所述的存储器件，其中，导电插塞、第一材料膜、电阻材料、第二材料膜和导电板构成的材料层的厚度允许用于写入位数据的电荷隧穿。
17.根据权利要求1所述的存储器件，其中，电阻材料由多层非晶态介电薄膜构成。
18.一种存储器件，其包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，以覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，该孔露出了晶体管的源极区；一绝缘膜，其形成在经接触孔外露的源极区的整个表面上；一电阻材料，其形成在层间绝缘膜上，以与绝缘膜的整个表面相接触，位数据“0”或“1”被写入到该电阻材料中；以及一导电板，其覆盖电阻材料的整个表面。
19.根据权利要求18所述的存储器件，还包括一材料膜，其位于电阻材料和导电板之间，该材料膜允许电子隧穿。
20.根据权利要求18或19所述的存储器件，其中，电阻材料是一种非晶态的介电膜，其能在一预定时间内俘获电子，该预定时间为按照电压或电流的预定值或预定方向来储存数据所需。
21.根据权利要求20所述的存储器件，其中，所述非晶态介电膜为氮化硅(Si3N4)薄膜或氧化铝薄膜(Al2O3)。
22.根据权利要求21所述的存储器件，其中，当电阻材料为氮化硅薄膜时，导电板为铝板。
23.根据权利要求21所述的存储器件，其中，当电阻材料为氧化铝薄膜时，导电板为铝(Al)板。
24.根据权利要求19所述的存储器件，其中，材料膜为n型多晶硅薄膜、p型多晶硅薄膜、氧化硅薄膜或氧化铝薄膜。
25.一种用于向一存储器件写入位数据的方法，其中，该存储器件包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，以覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，该孔露出了晶体管的源极区；一导电插塞，其填充了所述接触孔；一电阻材料，其形成在导电插塞上，位数据“0”或“1”被写入到该电阻材料中；以及一导电板，其形成在层间绝缘膜上，以与电阻材料相接触，所述方法包括步骤对电阻材料进行初始化；以及对电阻材料进行充电，以向其中写入位数据“0”或“1”。
26.根据权利要求25所述的方法，其中，利用一电赋能过程来提高电阻材料的导电性。
27.根据权利要求26所述的方法，其中，在晶体管的漏极区上施加一电赋能电压。
28.根据权利要求25所述的方法，其中，晶体管导通，在晶体管的漏极区上施加一位线电压(Vb)，且在导电板上施加一极板电压(Vb/2)，从而将位数据“0”或“1”写入到电阻材料中。
29.根据权利要求28所述的方法，其中，在位数据“0”或“1”被写入之后，将晶体管关闭，以延长位数据的保持时间。
30.一种用于向一存储器件写入位数据的方法，其中，存储器件包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，以覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，该孔露出了晶体管的源极区；一导电插塞，其填充了所述接触孔；一电阻材料，其形成在导电插塞上，位数据“0”或“1”被写入到该电阻材料中；以及一导电板，其形成在层间绝缘膜上，以与电阻材料相接触，所述方法包括步骤对电阻材料进行初始化；以及提高电阻材料的电阻，并向电阻材料中写入位数据“0”或“1”。
31.根据权利要求30所述的方法，其中，利用一电赋能过程来提高电阻材料的导电性。
32.根据权利要求31所述的方法，其中，在晶体管的漏极区上施加一电赋能电压。
33.根据权利要求30所述的方法，其中，对电阻材料进行放电来提高电阻材料的电阻。
34.根据权利要求33所述的方法，其中，当在导电板上施加一极板电压(Vb/2)时，晶体管导通，以提高电阻材料的电阻。
35.根据权利要求30所述的方法，其中，晶体管导通，且在导电板上施加一开关电压(Vs)，以提高电阻材料的电阻。
36.根据权利要求30所述的方法，其中，作为非晶态介电膜的电阻材料为氮化硅薄膜或氧化铝薄膜。
37.根据权利要求36所述的方法，其中，当电阻材料为氮化硅膜时，晶体管导通，在晶体管的漏极区上施加一个与位线电压(Vb)相反的电压，并在导电板上施加一个极板电压(Vb/2)，以提高电阻材料的电阻。
38.根据权利要求36所述的方法，其中，当电阻材料是氧化铝薄膜时，晶体管导通，在晶体管的漏极区上施加一个与位线电压(Vb)不同的电压，且在导电板上施加极板电压(Vb/2)，从而提高电阻材料的电阻。
39.一种用于将一存储器件中写入的位数据读出的方法，其中，存储器件包括一半导体衬底；一NPN型晶体管，其形成在半导体衬底上；一层间绝缘膜，其形成在半导体衬底上，以覆盖所述晶体管，在该绝缘膜上制出了一个接触孔，其露出了晶体管的源极区；一导电插塞，其填充了所述接触孔；一电阻材料，其形成在导电插塞上，位数据“0”或“1”被写入到该电阻材料中；以及一导电板，其形成在层间绝缘膜上，以与电阻材料相接触，该方法中，通过测量流经电阻材料的电流并读出电阻材料中写入的位数据，来读出电阻材料中写入的位数据。
40.根据权利要求39所述的方法，其中，在将一个读出放大器连接到晶体管的漏极区上之后，晶体管导通，并在导电板上施加一读出电压(Vr)，以测量流经电阻材料的电流。
全文摘要
本发明公开了一种存储器件及用于驱动此存储器件的方法，该器件具有一晶体管和一用作储存装置的电阻材料。存储器件包括一形成在半导体衬底上的NPN型晶体管；一电阻材料，其通过一导电插塞与晶体管的源极区相接触，且“0”或“1”的位数据写入到该材料中；以及一导电板，其与电阻材料相接触。因而，由于存储单元的结构简单，所以能提高存储器件的集成度，能简化其制造工艺，且可通过延长刷新周期来降低电流消耗。
文档编号H01L21/00GK1467847SQ0310447
公开日2004年1月14日 申请日期2003年2月17日 优先权日2002年7月10日
发明者柳寅儆, 徐顺爱, 金炫助 申请人:三星电子株式会社