半导体装置及其制造方法、半导体基板及其制造方法

专利名称：半导体装置及其制造方法、半导体基板及其制造方法
技术领域：
本发明涉及一种具有诱发应变的半导体层的半导体基板及其制造方法、使用该半导体基板的半导体装置及其制造方法。
背景技术：
半导体装置通过最小加工尺寸的微细化，谋求高速工作、降低功耗、高集成化等的高性能化。最近，为了进一步高速工作而进行着如下的研究，即使用硅锗，利用硅膜和硅锗膜的异质结构、硅锗膜自身的特性，提高晶体管的沟道部的载流子迁移率。
提出了以下方案在n型MOS(Metal Oxide Semiconductor金属氧化物半导体，n-MOS)晶体管中，形成具有硅锗膜和在其上向(001)面方向外延生长的硅膜的异质结构，利用硅锗膜比硅膜晶格常数大的特性，从硅锗膜对硅膜施加拉伸应力，在硅膜诱发拉伸应变(tensile strain)。可知诱发了这样的拉伸应变的硅膜的应变方向的电子迁移率有所提高，通过将其作为沟道来利用可谋求n-MOS晶体管的高性能化。
另外，提出了以下方案在p型MOS(p-MOS)晶体管中，在具有20～30％的锗浓度的硅锗基板、或硅基板表面的一部分上形成由硅锗构成的源极以及漏极区域，从这两个区域对硅膜的沟道施加压缩应变。可知通过这样的结构能够提高硅膜的空穴迁移率，使p-MOS高性能化。
进而，为了晶体管的高性能化，提出了具有用于抑制晶体管的寄生电容和短沟道效果的薄膜的硅膜的SOI(Silicon On Insulator绝缘体上外延硅)技术、和融合了上述应变技术的基板，即所谓的应变Si On Insulator基板(应变SOI基板)。
作为形成在薄膜硅膜上诱发了应变的SOI基板的方法，可列举出以下方法在硅基板上使硅锗膜生长，利用SIMOX(Separation by Implanted Oxygen氧离子注入隔离技术)工序，通过氧离子注入以及高温热处理，在硅基板和硅锗膜的界面上形成埋入的氧化膜。然后，在硅锗膜上形成硅膜，对硅膜诱发应变(参照非专利文献1以及2)。
另外，作为其他的方法，在硅基板上通过外延生长使厚膜的硅锗膜生长，通过热处理缓和硅锗膜的应变，并在其上形成硅膜，通过硅锗膜对硅膜诱发拉伸应变而形成诱发应变硅膜。然后，向应变硅膜的下侧的硅锗膜的规定的深度注入氢离子。然后，另外列举了以下方法将另外准备的在表面形成有热氧化膜的硅基板(硅基板/热氧化膜)，贴合到形成了应变硅膜的基板上，从注入了氢离子的区域通过劈开来剥离硅锗膜/应变硅膜，除去硅锗膜而露出应变硅膜，从而形成硅基板/热氧化膜/应变硅膜的应变SOI基板(参照非专利文献3以及4)。
非专利文献1S.Fukatsu et al.，Appl.Phy.Lett.72，pp.3485(1998)非专利文献2T.Tezuka et al.，Jpn.J.Appl.Phy.40，pp.2866(2001)非专利文献3K.Rim et al.，IEEE IEDM Tech Dig.，pp.49(2003)非专利文献4C.Maleville et al.，Ultra-Thin SOI and StrainedSilicon-on-Insulator，Fabrication，Metrology，and Defects(SEMI StandardTechnical Education Program，SEMICON West 2003，San Francisco，July 15，2003，USA)发明的公开发明要解决的课题但是，在非专利文献3、4的方法中，为了使应变硅膜顺利结晶生长，需要使硅锗膜的表面平滑化。另外，由于在硅锗膜的劈开面形成有凹凸，所以需要根据CMP(化学机械研磨)法进行平坦化处理，形成在其下侧的应变硅膜的厚度最大为20nm左右。利用CMP法使20nm左右的应变硅膜的表面的平坦化和膜厚的均匀化并存极其困难，存在成品率极低这样的问题。进而，其结果，存在应变SOI基板的制造成本极高的问题。
因此，本发明的概括课题在于提供一种解决了上述问题的新颖且实用的半导体基板及其制造方法、半导体装置及其制造方法。
本发明的更具体的目的在于提供一种具有高品质的应变硅膜的半导体基板、以及简单的制造该半导体基板的半导体基板的制造方法。
另外，本发明的更具体的其他的目的在于提供一种可高速工作的半导体装置及其制造方法。
用于解决课题的手段根据本发明的一个观点，能够提供一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的第一半导体层；形成在上述第一半导体层的源极以及漏极区域；在上述第一半导体层上由栅绝缘膜以及栅电极构成的栅层叠体，该半导体装置的制造方法的特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第二半导体层的工序；除去上述第二半导体层的工序，上述第二半导体层的面内方向的晶格常数与上述第一半导体层不同，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发应变的工序。
根据本发明，在第一半导体层上形成诱发应变的第二半导体层。接着，通过向第二半导体层的表面照射能量线而进行加热，从而使在第二半导体层产生的应变缓和。这时，由于第二半导体层和第一半导体层面内方向的晶格常数不同，所以从第二半导体层对第一半导体层施加应力，在第一半导体层诱发应变。其结果，能够提高诱发了应变的第一半导体层的电子迁移率或者空穴迁移率。另外，由于在第一半导体层诱发应变之后除去第二半导体层，所以能够防止构成第二半导体层的元素的原子扩散残留在第一半导体层。其结果，能够实现高品质的具有诱发了应变的第一半导体层的半导体装置。
根据本发明的其他的观点，能够提供一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；形成在上述绝缘膜上的第一半导体层；形成在上述第一半导体层的第一区域的n型MOS晶体管；形成在上述第一半导体层的第二区域上的第二半导体层；形成在该第二半导体层的p型MOS晶体管，该半导体装置的制造方法的特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第一区域的第二半导体层的工序；除去上述第一区域的第二半导体层的工序，上述第二半导体层的面内方向的晶格常数比第一半导体层大，上述加热第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发拉伸应变的工序。
根据本发明，在第一半导体层上形成面内方向的晶格常数大于第一半导体层的第二半导体层，通过向其第二半导体层的第一区域照射能量线，从而从第二半导体层对第一半导体层施加拉伸应力，诱发拉伸应变。其结果，能够提高将第一半导体层的第一区域做成沟道层的n型MOS晶体管的工作速度。另外，形成在第一半导体层的第二区域上的第二半导体层，在第一半导体层上进行外延生长时被诱发应变。其结果，能够提高将第二半导体层的第二区域做成沟道层的p型MOS晶体管的工作速度。
能量线的照射时间可以设定在1n秒以上10m秒以下的范围内，能量线的照射也可以将激光按脉冲状照射。通过短时间的加热，能够抑制或防止构成第二半导体层的原子扩散到第一半导体层。
另外，能量线可以从由紫外线、可视光线以及红外线所构成的群中选择。另外，能量线也可以是紫外线激光。紫外线激光只侵入到第二半导体层的最表面，通过在最表面将其能量转换成热并向深度方向传导，从而避免对第二半导体层过度加热。其结果，能够抑制或者防止构成第二半导体层的原子扩散到第一半导体层。
上述第二半导体层由具有多层的层叠体构成，上述层叠体是由下述的层形成的，即，与第一半导体层相接的层具有与第一半导体层的面内方向的晶格常数差异大的晶格常数，沿着该层叠体的层叠方向，上述差异逐渐变小。
与层叠体的第一半导体层接触的层由于具有与第一半导体层的面内方向的晶格常数差异较大的晶格常数，从而对第一半导体层施加更大的应力。与此同时，通过在层叠体的层叠方向层叠晶格常数的差异逐渐变小的层，从而在确保厚度的同时，能够抑制层叠体中产生缺陷。其结果，通过形成结晶性良好的厚的层叠体，能够支承与层叠体的第一半导体层接触的层，并对第一半导体层施加应力。
根据本发明的其他的观点，能够提供一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的硅膜；形成在上述硅膜上的锗膜；形成在上述锗膜上的源极以及漏极区域；在上述锗膜上由栅绝缘膜以及栅电极构成的栅层叠体，该半导体装置的制造方法的特征在于，具备通过外延生长而在硅膜上形成第二半导体层的工序；向上述第二半导体层照射能量线从而在硅膜上诱发应变的工序；除去上述第二半导体层的工序；通过外延生长而在诱发了上述应变的硅膜上形成锗膜的工序，上述第二半导体层的面内方向的晶格常数比硅膜大。
根据本发明，由于在硅膜上诱发了应变，所以与锗膜的晶格常数接近，能够形成结晶性良好的锗膜。由于锗膜比硅膜电子迁移率以及空穴迁移率大，所以通过将锗膜做成沟道层，能够形成可高速工作的晶体管。
根据本发明的其他的观点，能够提供一种半导体装置，其特征在于，具备基板；形成在上述基板上的绝缘膜；第一半导体层，其形成在上述绝缘膜上，具有沿与基板面平行的方向有拉伸应变的第一区域、第二区域；形成在上述第一区域上的源极以及漏极区域；在该第一区域的第一半导体层上由栅绝缘膜以及栅电极构成的n型MOS晶体管；第二半导体层，其形成在上述第二区域的第一半导体层上，沿与基板面平行的方向具有压缩应变；形成在该第二半导体层上的源极以及漏极区域；在该第二半导体层上由栅绝缘膜以及栅电极构成的p型MOS晶体管，上述第二半导体层的面内方向的晶格常数比第一半导体层大。
根据本发明，由于在诱发了应变电子迁移率高的第一半导体层上形成有n型MOS晶体管的沟道，在诱发了压缩应变的空穴迁移率高的第二半导体层上形成有p型MOS晶体管的沟道，所以能够实现n型MOS晶体管以及p型MOS晶体管可高速工作的半导体装置。
根据本发明的其他的观点，能够提供一种半导体基板，具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了拉伸应变的硅膜，其特征在于，上述硅膜中基于二次离子质谱分析法得到的锗含量，其深度方向的移动平均数的最大值在3×1018原子/cm-3以下。
根据本发明，锗含量在深度方向的移动平均数的最大值被抑制在3×1018原子/cm-3以下，从而将诱发了拉伸应变的硅膜用于沟道时，能够在提高电子迁移率的同时，抑制界面态增加，防止载流子迁移率下降。另外，能够在将硅膜暴露在氧化环境中时抑制锗原子氧化、气化、应变硅膜的结晶性的恶化这样的恶化，并能够提供高品质的诱发拉伸应变的硅膜。此外，对于锗含量在深度方向的移动平均数的计算方法在实施例中进行说明。
根据本发明的其他的观点，能够提供一种半导体基板，具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了拉伸应变的硅膜，其特征在于，距离上述硅膜中基于二次离子质谱分析法得到的锗含量为2×1018原子/cm-3以下的硅膜的表面的深度为3nm以下。
根据本发明，由于锗原子仅被包含于诱发了拉伸应变的硅膜表面的极浅的区域，所以为了谋求半导体装置的高速工作而在应用缩小半导体装置的垂直方向的尺寸的方法时，比具有以往的应变硅膜的SOI基板，更能够抑制锗原子导致的上述的界面态的形成以及降低结晶性的恶化等的不良影响的程度。
根据本发明的其他的观点，提供一种半导体基板的制造方法，该半导体基板具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的第一半导体层，该半导体基板的制造方法的特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第二半导体层的工序；除去上述第二半导体层的工序，上述第二半导体层的面内方向的晶格常数与上述半导体层不同，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发应变的工序。
根据本发明，在第一半导体层上形成诱发了应变的第二半导体层，通过向第二半导体层照射能量线来进行加热从而在第一半导体层诱发应变，从而能够提高电子迁移率或者空穴迁移率。另外，由于除去第二半导体层，所以能够防止构成第二半导体层的元素的原子扩散残留在第一半导体层。其结果，能够实现具有诱发了应变的高品质的第一半导体层的半导体基板。
附图的简单说明

图1是本发明的第一实施方式的半导体基板的剖视图。
图2是表示第一实施方式的半导体基板的制造工序(其一)的图。
图3是表示第一实施方式的半导体基板的制造工序(其二)的图。
图4是表示第一实施方式的半导体基板的制造工序(其三)的图。
图5是表示第一实施方式的半导体基板的制造工序(其四)的图。
图6是表示第一实施方式的半导体基板的制造工序(其五)的图。
图7是表示应变硅膜的喇曼位移和照射能量的关系的图。
图8是表示激光照射的照射能量的量和硅锗膜的厚度的关系的图。
图9是表示激光照射后的氧化硅膜/硅膜/硅锗膜的层叠体的深度分布的图。
图10是表示第一实施方式的实施例1的半导体基板的应变硅膜中的锗含量的深度分布的图。
图11是表示比较例1的半导体基板的硅膜中的锗含量的深度分布的图。
图12是表示比较例2的半导体基板的应变硅膜中的锗含量的深度分布的图。
图13是本发明的第二实施方式的半导体基板的剖视图。
图14是表示第二实施方式的半导体基板的制造工序的一部分(其一)的图。
图15是表示第二实施方式的半导体基板的制造工序的一部分(其二)的图。
图16是图14的工序的半导体基板的俯视图。
图17是表示本发明的第三实施方式的半导体基板的制造工序(其一)的图。
图18是表示第三实施方式的半导体基板的制造工序(其二)的图。
图19是本发明的第四实施方式的半导体基板的剖视图。
图20是本发明的第五实施方式的半导体基板的剖视图。
图21是表示第五实施方式的半导体基板的制造工序(其一)的图。
图22是表示第五实施方式的半导体基板的制造工序(其二)的图。
图23是表示第五实施方式的半导体基板的制造工序(其三)的图。
图24是本发明的第六实施方式的半导体装置的剖视图。
图25是表示第六实施方式的半导体装置的制造工序(其一)的图。
图26是表示第六实施方式的半导体装置的制造工序(其二)的图。
图27是表示第六实施方式的半导体装置的制造工序(其三)的图。
实施发明的最佳方式以下，根据附图对本发明的实施方式进行说明。
(第一实施方式)本发明的第一实施方式涉及一种具有在结晶晶格诱发拉伸应变的应变硅膜的半导体基板及其制造方法。
图1是本发明的第一实施方式的半导体基板的剖视图。参照图1，半导体基板10具有这样结构单晶硅基板11、在其上层叠氧化硅膜12以及沿单晶硅基板11的基板面向平行的方向(以下，称为“面内方向”)诱发拉伸应变的应变硅膜13b。应变硅膜13b具有菱形结晶结构，其表面为(001)面，膜厚方向为
方向。应变硅膜13b在面内方向诱发拉伸应变，在厚度方向诱发压缩应变。应变硅膜13b通过在面内方向诱发拉伸应变，从而提高面内方向的电子迁移率。因此，通过利用该半导体基板而在应变硅膜13b的面内方向形成具有沟道的n型MOS晶体管，能够提高工作速度。另外，在后面的实施例1中虽然有具体说明，但是与以往的SOI基板的诱发拉伸应变的应变硅膜中的锗含量相比，应变硅膜13b的膜中所包含的锗含量极少。对于应变硅膜13b的锗含量，在通过二次离子质谱分析法(Secondary Ion MassSpectrometry、SIMS)对应变硅膜13b的深度方向(膜厚方向)进行的测定中，优选将深度方向的锗含量的移动平均数的最大值被抑制在3×1018原子/cm-3以下。这小于通过现有的贴合法所形成的应变硅膜的锗含量的移动平均数的最大值。通过降低应变硅膜13b中的锗含量，从而在将应变硅膜13b用于沟道时可抑制界面态的增加，能够防止载流子迁移率下降。另外，当深度方向的锗含量的移动平均数的最大值超过3×1018原子/cm-3时，应变硅膜13b被暴露在氧化环境时，锗原子将被氧化、气化、应变硅膜13b的结晶性容易恶化。当应变硅膜13b的结晶性恶化时，电子迁移率降低。另外，在抑制界面态的形成和避免结晶性的恶化的方面，应变硅膜13b中的锗含量越少越为优选。此外，在SIMS的检测范围的方面，锗含量为2～4×1017原子/cm-3以上。在此，在以后的实施例中针对于移动平均数进行说明。
另外，对于应变硅膜13b，通过以下说明的制造方法锗原子仅侵入到极表层。更具体的说，如后面图10所示那样根据SIMS的测定，锗原子从应变硅膜13b的表面仅侵入到3nm以下的深度的范围内。锗原子的侵入深度为从离锗含量在2×1018原子/cm-3以下的应变硅膜13b的表面开始的深度。如在实施例1中说明的那样，与具有以往的应变硅膜的SOI基板相比，应变硅膜13b的锗原子的侵入深度极小。由此，能够抑制被包含在应变硅膜13b中的锗原子量的整体量，从而能够谋求抑制上述的界面态的形成和避免结晶性的恶化。
另外，为了谋求半导体装置的高速工作而应用缩小半导体装置的垂直方向的尺寸的方法时，也仅在靠近应变硅膜13b的表面的区域形成沟道、较浅的接合区域。这时半导体基板10仅在应变硅膜13b的表面的极浅区域包含有锗原子，所以比具有以往的应变硅的SOI基板更能够抑制锗原子导致的上述的界面态的形成以及降低结晶性的恶化等的不良影响的程度。另外，由于也能够抑制离子注入导致的杂质离子的扩散，所以杂质离子的分布控制变容易。
图2～图6是表示第一实施方式的半导体基板的制造工序的图。
开始，在图2的工序中，用氟酸除去具有(001)面的单晶硅基板11表面的自然氧化膜(未图示)之后，利用分子外延法、CVD(化学气相沉积)法，例如超高真空CVD法、氢还原法、热分解法、MOCVD(有机金属CVD)法等，通过外延生长来形成硅膜13a(例如厚度100nm)。硅膜13a为具有(001)面的单晶膜。
在图2的工序中还将单晶硅基板11加热到600℃左右，并注入氧离子，进而通过1300℃的高温退火处理，在单晶硅基板11和硅膜13a之间形成氧化硅膜12(埋入氧化膜)，在表面残留20nm左右的硅膜13a，从而形成SOI基板15。可根据形成于半导体基板上的半导体装置的种类来选择硅膜13a的厚度。
此外，SOI基板15也可以在上述的SIMOX法之外，利用贴合法或其他的公知的方法。另外，并不仅限定在单晶硅基板，也可以利用刚玉(Al2O3)基板、碳化硅(SiC)基板等。
然后，在图3的工序中，在硅膜13a的表面，利用分子外延法或CVD法(例如，超高真空CVD法、氢还原法、热分解法、MOCVD法等)，通过外延生长来形成厚度为40nm的硅锗膜14a。硅锗膜14a以(001)面与基板面平行的方式来进行生长，形成与硅膜13a异质的结构。硅锗膜14a的与硅膜13a之间的界面和硅膜13a大致相一致(具有与硅膜13a大致相同的晶格常数)，随着向上方而变化为硅锗膜14a的原本的晶格常数。因此，在硅锗膜14a上产生压缩应变(应变硅锗膜)，特别是与硅膜的之间的界面的压缩应变变大。
具体的说，硅锗膜14a例如通过超高真空CVD法，压力为10-4Pa，利用Si2H6(流量2sccm)作为硅的源极气体，利用GeH4(流量4sccm)作为锗的源极气体，将基板温度设定为550℃，进行三分钟成膜。
硅锗膜14a被设定在厚度5nm～60nm的范围内，优选为10nm～40nm。硅锗膜14a在这样厚度时会在膜中产生缺陷，但是由于最终被除去，所以对SOI基板的品质没有影响。当将锗浓度表示为x原子％时，硅锗膜14a的组成优选为锗浓度x被设定在10原子％～40原子％的范围内。当锗浓度x低于10原子％时，未对硅膜13a充分施加拉伸应力，当高于40原子％时，在与硅膜13a之间的界面容易产生错位，导致在硅膜13a上所诱发的拉伸应变不均匀。进而，硅膜14a在易于形成结晶性良好的硅锗膜14a的这方面，优选将锗浓度x设定到15原子％～30原子％的范围。以下将锗浓度设为x原子％，则将硅锗膜表示为硅100-xGex。
此外，虽然适当选择了硅锗膜14a和硅膜13a的厚度之比，但在将来自硅锗膜14a的拉伸应力充分施加到硅膜13a这方面，优选设定在硅锗膜14a/硅膜13a＝0.2～30的范围内。
另外，优选将形成硅锗膜14a时的基板温度设定在450℃～750℃的范围内。当基板温度低于450℃时，因硅锗膜14a的组成而硅和锗的组成比发生变化，导致与硅膜13a之间的界面容易产生错位。这样一来，在以下的工序中的硅膜13a上所诱发的拉伸应变量下降。当高于750℃时，在已经注入有杂质时，会发生杂质扩散，导致杂质分布崩溃。此外，也可以在形成硅锗膜14a之前通过氟酸来除去硅膜13a表面的氧化膜。
接着，在图4的工序中，利用能量线、例如XeCl准分子激光器(波长308nm、照射能量280mJ/cm2)，对硅锗膜14a的表面照射激光。由于该激光照射，硅锗膜14a的压缩应变缓和，从而对硅膜13a施加拉伸应变。由于硅膜13a与其基底的氧化硅膜12结合较弱，所以由激光照射带来的热被传导进行加热，进而由从硅膜13a施加拉伸应力来切断结合。其结果，在硅膜13a上，在整个硅膜13a的厚度方向诱发拉伸应变。这样一来，如图5所示，形成被晶格缓和的硅锗膜14b、和诱发拉伸应变的应变硅膜13b。
用于激光照射的激光光源并没有被限定，可列举出CO2、CO、He-Ne、氩离子、受激准分子等的气体激光器、NdYAG或红宝石等的固体激光器，能够利用脉冲激光振荡或连续激光振荡的任何一种激光光源。利用电流扫描仪、多面镜等，仅对规定的照射位置照射激光，也可以一次照射整个基板。利用连续激光振荡的激光光源时，为了控制照射位置、照射时间以及照射能量，可以利用电流扫描仪或多面镜等进行扫描。
照射时间优选设定在10m秒以下。虽然在避免加热整个氧化硅膜这方面上，照射时间越短越为优选，但是优选为1n秒以上，在实用方面上10n秒以上的更为优选。
对于激光的波长，在高照射能量密度的方面，优选短于可视光(波长400nm～760nm)，在硅锗膜14a的最表面容易从光变化为热的方面，进一步优选设定在150nm～400nm的范围内。这样的短波长的光到达硅锗膜14a中的深度变浅，从而进一步防止锗原子向硅膜13a扩散。作为这样的激光光源，可以列举有XeCl准分子激光器(波长308nm)，KrF准分子激光器(波长248nm)，ArF准分子激光器(波长193nm)，F2准分子激光器(波长157nm)等。
照射能量的量可选择为使硅锗膜14a的压缩应变缓和、并达到切断硅膜13a与氧化硅膜的结合而诱发压缩应变的温度，并可根据硅锗膜14a以及硅膜13a的厚度来适当选择。另外，也可以根据与照射能量密度的关系，对一处地方照射多个脉冲来控制照射能量。
激光的照射可以是面照射、点照射中的任意一个，但优选暂时照射整个被照射面。从而能够在硅膜13a上均匀应变诱发。
另外，在本工序中，在激光的照射以外，也可以使用闪光灯的照射、电子束照射。使用闪光灯时，例如，设定为一个闪光的照射时间是数微秒、照射能量的量为100mJ/cm2。作为闪光灯，可列举有例如氙闪光灯、卤素钨灯等。另外，使用电子束时，将加速电压设定为5keV～10keV，将照射剂量设定在10μA左右，将照射时间设定在5n秒～10n秒左右。
接着，在图6的工序中，通过湿式蚀刻除去图5的结构体的硅锗膜14b。具体的说，利用氟酸、双氧水以及醋酸的混合液(蚀刻液)，液温例如设定为25℃，在图5的结构体的表面通过喷射式蚀刻法进行涂敷，从而仅溶解除去硅锗膜14b。接着，通过纯水等对露出的应变硅膜13b的表面进行清洗·冲洗并进行干燥。由于这些蚀刻液对于硅锗的蚀刻速度大于对于硅的蚀刻速度，而具有蚀刻选择性，所以能够好控制在硅锗膜14b和应变硅膜13b的界面停止蚀刻。因此，由于避免了残留硅锗膜14b，所以能够抑制在应变硅膜13b的表面残留锗原子。另外，由于未浸蚀应变硅膜13b表面，所以能够得到平滑的应变硅膜13b的表面。此外，除去硅锗膜14b可以利用浸渍法、旋涂法、喷射式蚀刻法等。另外，也可以在除去硅锗膜14b时将应变硅膜13b的表面在0.1nm～3nm的膜厚的范围内进行过腐蚀。这样一来，通过除去锗原子扩散了的应变硅膜的极表层，从而得到锗含量更少的应变硅膜。特别过腐蚀由于在该半导体基板的制造方法中仅在极表层抑制锗原子的向应变硅膜13b的扩散，所以有效。应变硅膜13b的过腐蚀可以在除去硅锗膜14b时进行，也可以在除去硅锗膜14b之后另外进行。由上述，形成了图6所示的具有诱发拉伸应变的应变硅膜13b的半导体基板10。
下面对第一实施方式的实施例进行说明。
首先求出照射到前面的图4的工序中的硅锗膜的表面的激光的照射能量的量和在硅膜上所诱发的应变的关系。
图7是表示应变硅膜的喇曼位移和照射能量的量的关系的图。在图7中，应变硅膜利用Si80Ge20膜、Si75Ge25膜(数值是表示其元素的原子浓度)作为硅锗膜，从0J/cm2(未进行激光照射时)到280mJ/cm2照射不同的量能量来诱发应变。此外，利用XeCl激光(波长308nm)，激光照射表示以100Hz多次照射40n秒的脉冲，照射能量的量表示其总照射能量的量。另外，将硅膜、硅锗膜的厚度分别置为20nm、40nm，通过超高真空CVD法，根据上述条件而形成硅锗膜。图7是表示利用喇曼分光测定器测定这样的应变硅膜，并对应变硅膜的520cm-1附近的峰值的变化进行测定的图。该峰值表示当产生移动到低波数侧的喇曼位移时在硅膜上诱发拉伸应变。
参照图7可知，与未进行激光照射的情况(0mJ/cm2)进行比较，对硅锗膜照射200～280mJ/cm2的能量时，观察到硅膜的喇曼位移变化到低波数侧，在硅膜上诱发拉伸应变。另外可知，拉伸应变的大小在使用了Si75Ge25膜时比使用了Si80Ge20膜时喇曼位移值小，所以在硅膜上诱发更大的拉伸应变。即，可知通过利用锗浓度更高的硅锗膜，在硅膜上能够诱发更大的拉伸应变。这是由于锗浓度高的硅锗膜的晶格常数较大。此外，在使用了Si80Ge20膜和Si75Ge25膜的情况下，在未进行激光照射时的硅膜的喇曼位移值不同，推测原因是由于在硅膜上仍然残留有在形成各自的硅锗膜时从硅锗膜承受的拉伸应变。
图8是表示激光照射的照射能量的量和硅锗膜的厚度的关系的图。图8表示通过具有各种厚度的硅锗膜在硅膜上诱发应变的最小的照射能量的量。用Si80Ge20作为硅锗膜，将厚度设为30nm、40nm、50nm、60nm、80nm、100nm，通过超高真空CVD法由本实施方式的上述条件来形成，使用了与图7同样的激光。另外，将硅膜的膜厚设为20nm。此外，这样形成硅膜的应变通过喇曼分光测定器来测定硅锗膜的喇曼位移，在硅锗膜缓和了的情况下在硅膜上形成应变。
参照图8，在硅锗膜的厚度为30nm～60nm的范围内，照射能量为约300mJ/cm2～约400mJ/cm2的范围内，能够在硅膜上诱发应变。另一方面，在硅锗膜的厚度为80nm、100nm时，以适量的照射能量不能在硅膜诱发应变。从这些可知，硅锗膜的厚度优选在30nm～60nm的范围内。此外，充分期待硅锗膜的厚度即使不足30nm也可能在硅膜上诱发应变。
图9是表示激光照射的前后的氧化硅膜/硅膜/硅锗膜的层叠体的深度分布的图。图9表示，从前面的图5所示的氧化硅膜/硅膜/硅锗膜的层叠体的表面开始，通过氩(Ar)离子对表面进行蚀刻，并利用SIMS对硅以及锗进行定量分析。将硅膜的厚度置为20nm，利用厚度为40nm的Si83Ge17膜，通过超高真空CVD法根据上述条件来形成硅锗膜。另外，用实线表示激光照射前的分布，用虚线表示激光照射后的分布。
参照图9可知，激光照射后的分布与激光照射前的分布重叠，通过激光照射而对硅锗膜以及硅膜进行加热，从而不会产生锗原子的扩散。因此，通过激光照射这样的短时间加热，能够防止在以往的退火等中不可避免的、锗原子扩散到硅膜而导致在沟道使用硅膜时因产生的界面态增加、而导致的载流子迁移率下降。
此外，在图9中，硅膜和硅锗膜之间的界面的锗浓度在几nm的程度上变化，这被认为是由于SIMS的分析时的深度分解能或试料的倾向等的影响。假设即使发生形成硅锗膜时锗原子向硅膜扩散，由于通过上述的图6的工序而将其除去，所以不会残留在应变硅膜上。
下面，如下述来形成本实施方式的实施例1的半导体基板。半导体基板由硅基板、氧化硅膜、以及应变硅膜构成。
首先，用上述的方法形成了硅基板、氧化硅膜、以及应变硅膜(厚度为15nm)的层叠体。接着，在硅膜上，通过超高真空CVD法，将压力设为10-4pa，使用Si2H6(流量为2sccm)作为硅的源极气体，使用GeH4(流量为4sccm)作为锗的源极气体，将基板温度设定为550℃，进行三分钟成膜。这样一来，在硅膜上使厚度为30nm的Si80Ge20膜生长。
接着，在Si80Ge20膜的表面，利用准分子激光器(波长为308nm)，以240mJ/cm2的能量密度照射一次脉冲时间幅度为40n秒的激光脉冲，从而在硅膜上形成拉伸应变。
接着，利用混合了氟酸、双氧水、以及醋酸的蚀刻液(液温为25℃)来除去应变硅膜上的Si80Ge20膜，从而形成具有应变硅膜的半导体基板。此外，通过喇曼分光测定器测定所得的该应变硅膜的峰值的位置为516cm-1，喇曼位移为4cm-1。由此确认在应变硅膜上诱发有1GPa左右的拉伸应力。
通过SIMS，对这样所得的实施例1的半导体基板的应变硅膜中的锗含量的深度分布进行测定。另外，为了比较，用除了未照射准分子激光以外、其他都与实施例1的半导体基板相同的工序来形成了比较例1的半导体基板。而且，也通过SIMS对比较例1的半导体基板的硅膜测定了深度分布。
图10是表示第一实施方式的实施例1的半导体基板的应变硅膜中的锗含量的深度分布的图。图11是表示比较例1的半导体基板的硅膜中的锗含量的深度分布的图。此外，图10以及图11中的以较细的实线连接的点表示锗含量的实测值，较粗的实线表示锗含量的实测值的深度方向的移动平均数。另外，在图10以及图11中，锗含量为约2.1×1017原子/cm-3时呈实线状是由于实测值的点连续。锗含量的深度方向的移动平均数是利用美国Synergy Software公司制造的商品名为KaleidaGraph(日语版ver3.52)的软件，使用其滤波功能而求出的。另外，通过标准试料校正了锗含量的绝对值。此外，也同样进行了后面的图12中SIMS测定、移动平均数方法、以及校正方法。
参照图10以及图11可知，当对实施例1和比较例1进行比较时，锗含量经从硅膜的表面到25nm的深度的整体范围为大致相同。由此可知以下两点在实施例1的半导体基板的应变硅膜上，没有发生因准分子激光照射到Si80Ge20膜而导致的锗原子向深度方向扩散；以及各个深度中没有发生使锗原子含量增加的扩散。因此能够确认通过照射准分子激光而使Si80Ge20膜的压缩应变缓和，不会使锗原子扩散到硅膜中而能够在硅膜上形成拉伸应变。
接着，对于未源于本发明的比较例2的半导体基板，通过SIMS来测定深度分布。比较例2的半导体基板是具有Soitec公司制造的应变硅膜的SOI基板，其结构与实施例1的半导体基板相同。比较例2的半导体基板是以在背景技术里面说明的非专利文献3或者4所记载的方法来形成的。
图12是表示比较例2的半导体基板的应变硅膜中的锗含量的深度分布的图。图12中的细实线表示锗含量的实测值，粗实线表示锗含量的深度方向的移动平均数。
参照图12，比较例2的应变硅膜中锗含量其最大值为7×1018原子/cm-3，与此相对，图10所示的实施例1的应变硅膜中的锗含量其最大值为1.6×1018原子/cm-3。由此可知，实施例1比比较例2锗含量的最大值降低75％，锗含量被抑制得较低。
在此，如在各个图中以粗实线所示那样，锗含量的深度方向的移动平均数的最大值，在比较例2中为4.1×1018原子/cm-3左右，与此相对，在实施例1中为9×1017原子/cm-3。由此可知，与比较例2相比，实施例1的锗含量被抑制低1/4。由此可知，由于与比较例2的具有通过贴合而得的以往的应变硅膜的SOI基板相比，实施例1的应变硅膜中的锗含量极少，所以能够避免在将应变硅膜做成沟道时形成界面态，进而，即使暴露在氧化环境中也能够避免膜质恶化。
另外，如图10以及图12所示，对于锗含量的实测值为2×1018原子/cm-3以下的深度，在比较例2中为4nm，与此相对，在实施例1中为不足2nm。即，可知与比较例2相比，实施例1的锗原子仅侵入到极浅的区域。因此，在形成应变硅膜的沟道或较浅的接合区域来作为半导体装置时，为了提高工作速度而使用缩小垂直方向的尺寸的方法。由于在此时，实施例1的半导体基板的锗原子仅侵入到应变硅膜的极浅的区域，所以即使沟道或较浅的接合区域被形成为较浅区域，也比比较例2更能够抑制锗原子带来的恶劣影响。
另外，作为以2×1018原子/cm-3为边界的理由之一，是由于当比其低含量时，因SIMS的装置等引起的包含在实测值中的测定误差导致的影响增加，各个的实测值的偏差增加。
另外，通过SIMS测定的深度分布是这样测定的利用Physical Electronics公司的ADEPT1010，对一次照射离子使用加速到了20kV的Cs(铯)，对于180μm×288μm大小的检测区域，对其表面溅射铯并测定了深度分布。
根据本实施方式，通过将硅锗膜14a用能量线短时间加热从而在硅膜13a上诱发应变，所以能够抑制来自硅锗膜14a的锗原子向应变硅膜13b扩散。因此，能够大幅度的降低残留在应变硅膜13a中的锗原子。其结果，能够实现具有锗含量极少、高品质的应变硅膜13b的半导体基板10。
另外，根据本实施方式，由于使用了利用激光、闪光灯、电子束等的能量线的照射的简单的加热方法，所以能够简单的制造半导体基板10。
此外，也可以取代上述的硅锗膜14a，而使用比硅锗晶格常数大的材料，例如可使用用砷化铝(AlAs)、砷化镓(GaAs)、磷化铟(InP)。另外，也可以取代上述的硅锗膜14a，而使用将构成具有与硅大致相同的晶格常数的磷化锗(GaP)、磷化铝(AlP)等的III-V族的化合物的元素的一部分置换为共有结合半径较大的元素而组成的膜。通过使用比这些硅锗的晶格常数大的材料，能够得到与硅锗膜同样的效果。例如，也可以使用将磷化镓的磷的一部分置换为砷的磷砷化镓(GaPAs)膜、将磷化镓的镓的一部分置换为铟的磷化镓铟(GaInP)膜、将磷化铝的铝(Al)的一部分置换为In(铟)的磷化铝铟(AlInP)膜。
另外，能够取代上述的硅锗膜14a，使比硅的晶格常数小的膜在硅膜13a上生长，以上述的加热方法对硅膜13a施加压缩应力，从而在硅膜13a上诱发应变。诱发了压缩应变的硅膜比没有诱发应变的硅膜空穴迁移率高，通过将这样的压缩应变硅膜用于p型MOS晶体管的沟道层，能够提高工作速度。作为对这样的硅膜施加压缩应力的膜，可以使用将硅膜的硅的一部分用碳置换的碳化硅(SiC)膜、将构成具有与硅大致相同的晶格常数的磷化镓(GaP)或磷化铝(AlP)等的III-V族的化合物的元素的一部分置换为共有结合半径较小的元素而组成的膜，例如，也可以使用将磷化镓的磷(P)的一部分置换为氮(N)的氮磷化镓(GaPN)膜、将磷化镓的镓的一部分置换为铝的磷化铝镓(GaAlP)膜、将磷化铝的磷的一部分置换为氮的氮磷化铝(AlPN)膜。另外，期待也可以用碳膜、氮化硼(BN)膜、磷化硼(BP)膜、硫化锌(ZnS)膜作为对硅膜施加压缩应力的膜。
(第二实施方式)下面，针对第二实施方式的半导体基板及其制造方法进行说明。第二实施方式的半导体基板是第一实施方式的半导体基板的变形例。
图13是本发明的第二实施方式的半导体基板的剖视图。参照图13，半导体基板60具有这样的结构单晶硅基板11、在其上层叠氧化硅膜12、在氧化硅膜12上层叠隔离多个区域而设的应变硅膜13b-1。应变硅膜13b-1与第一实施方式的应变硅膜13b同样的在面内方向诱发拉伸应变。应变硅膜13b-1通过露出氧化硅膜12的沟61而相互隔离，在一张基板上形成有多个应变硅膜13b-1。由于应变硅膜13b-1被沟61相互分离，所以如后所述，在形成相互的应变时不会有干扰，应变量的面内方向的均匀性良好。因此，根据本实施方式，应变硅膜13b-1的电子迁移率有所提高，同时变得更加均匀。
此外，被沟61所隔离的相互隔离的应变硅膜13b-1中一个的尺寸可以作为在应变硅膜13b-1上形成的半导体装置的一个晶片的尺寸，或者也可以作为具有多个功能部的半导体装置的一个功能部的尺寸，或者也可以作为单个元件的尺寸。
图14以及图15是表示第二实施方式的半导体基板的制造工序的一部分的图，图16是图14的工序的半导体基板的俯视图。
首先，与第一实施方式的图2以及图3的工序同样的在单晶硅基板11上层叠氧化硅膜12、硅膜13a以及硅锗膜14a。
接着，在图14的工序中，贯通硅锗膜14a以及硅膜13a而形成露出氧化硅膜12的沟61。具体的说，如图16所示，在基板面上纵横形成沟61，从而将硅锗膜14a以及硅膜13a分割成多个区域，从而形成由硅膜13a-1以及硅锗膜14a-1构成的层叠体62。例如通过光刻法以及RIE法来形成沟61。另外，图14的剖视图是图16所示的A-A剖视图。
在图15的工序中还对硅锗膜14a-1的表面照射能量线。与先前的图4同样方式来进行能量线的照射。由此，通过与先前的图4的工序同样的作用，硅锗膜14a-1的压缩应变缓和而在硅膜13a-1上诱发拉伸应变，形成诱发了图15所示的拉伸应变的硅膜13b-1。硅膜13b-1以及硅锗膜14b-1的层叠体62b被沟61分离，由于各个膜13b-1、14b-1的端部被开放，所以硅锗膜14b-1的压缩应变的缓和以及硅膜13b-1的拉伸应变的缓和变得顺利。其结果，硅膜13b-1的拉伸应变的面内方向的均匀性变得良好，电子迁移率的均匀性变得良好。另外，由于图14的硅锗膜14a-1的压缩应变缓和了的量的大致总和为硅膜13b-1的拉伸应变量，所以与第一实施方式相比较，可在硅膜13b-1上诱发更大应变量的拉伸应变。另外，由于在照射能量线时，向在沟61的底面露出的氧化硅膜12的表面照射能量线，所以氧化硅膜12的温度上升，从而图14所示的硅膜13a-1和氧化硅膜12的结合容易被切断，在硅膜13b-1上容易形成更大的拉伸应变。
此外，可以对图14以及图16所示的每个层叠体62a照射能量线。各层叠体62a的面积小于整个基板11的面积，在这样小面积的范围内更容易形成均匀的能量密度的能量线。其结果，各层叠体62a的硅膜13b-1的拉伸应变量也越发均匀。另外，能够更有效的将能量线照射到比层叠体62a更宽的范围。
另外，虽然被沟61所画成的层叠体62a的面内方向的尺寸可适当的选择，但可以做成与存储器晶片或LSI等的半导体装置同等的尺寸，也可以做成半导体装置的大致整数倍的尺寸。由此，在半导体装置的制造工序中，在半导体基板60上形成半导体装置之后，对各个半导体装置进行切断的切割工序变容易。
接着，虽省略图示，但以与前面的图6的工序同样的除去硅锗膜13b-1。由此形成具有如图13所示的、具有被在面内方向相互分离的应变硅膜13b-1的半导体基板60。
此外，在该制造方法中，用图14的工序在硅膜13a-1和硅锗膜14a-1的层叠体中形成了沟61，虽然省略图示但也可以在形成了硅膜13a-1之后与图14的工序同样的形成沟，接着在硅膜13a-1上形成硅锗膜。
根据本实施方式，除了与第一实施方式的半导体基板的制造方法同样的效果之外，由于拉伸应变量均匀分布在整个应变硅膜13b-1，所以能够得到更高品质的应变硅膜13b-1。
(第三实施方式)本发明的第三实施方式涉及具备在结晶晶格中诱发拉伸应变的应变硅膜的半导体基板及其制造方法，在利用组成不同的多个硅锗膜来代替单层的硅锗膜之外，与第一实施方式相同。
图17以及图18是表示本发明的第三实施方式的半导体基板的制造工序的图。图中，对与先前说明的部分对应的部分标上同样的参照符号，而省略说明。
首先，在图17的工序中，与第一实施方式的图2的工序同样的形成单晶硅基板11、氧化硅膜12、以及硅膜13a的层叠体。
在图17的工序中，还在硅膜13a上形成由锗浓度不同的多个硅锗膜14a-1～14a-3构成的层叠体。与第一实施方式的图3的工序同样的形成硅锗膜14a-1～14a-3。
以随着从硅膜13a侧向层叠方向锗浓度减少的方式来设定硅锗膜14a-1～14a-3的组成。例如，如图17所示，从硅膜13a开始做成Si60Ge40膜14a-1(厚度为5nm)、Si80Ge20膜14a-2(厚度为20nm)、Si90Ge10膜14a-3(厚度为20nm)。通过这样构成硅锗膜14a-1～14a-3的层叠体，从而能够在与硅膜13a之间的界面上，通过锗浓度高的Si60Ge40膜14a-1在硅膜13a上诱发更大的拉伸应变。与此同时，通过沿层叠体的层叠方向，依次层叠晶格常数小于Si60Ge40膜14a-1的Si80Ge20膜14a-2、Si90Ge10膜14a-3，从而抑制层叠体中的缺陷的产生、确保厚度，进而形成结晶性良好的层叠体，由此支承Si60Ge40膜14a-1，能够稳定的在硅膜13a上诱发拉伸应变。
另外配置在硅锗膜14a-1～14a-3的层叠体的表面上的锗浓度低的Si90Ge10膜14a-3，激光的波长越短吸光度越高，并能够将激光的光能高效转变为热能。即，对于硅锗膜14a-1～14a-3的层叠体，可以选择在硅膜13a侧诱发更大应变的组成，也可以选择在层叠体的表面侧激光的吸光度变高的组成。此外，硅锗膜14a-1～14a-3的层叠体并不限定为三层，可以是两层，也可以是四层以上。进而，也可以将硅锗膜14a-1～14a-3的层叠体做成锗浓度连续变化的组成倾斜膜。
在图17的工序中，还与图4的工序同样的对硅锗膜14a-1～14a-3的层叠体的表面照射激光。由此在硅膜13a上诱发拉伸应变，形成图18所示的应变硅膜13c。此外，虽省略图示，但硅锗膜14a-1～14a-3的层叠体成为通过激光照射而压缩应变缓和的状态。
接着，在图18的工序中，与图6的工序同样的除去图17所示的硅锗膜14a-1～14a-3的层叠体。由此，能够形成具有诱发拉伸应变的硅膜13c的半导体基板20。
根据本实施方式，随着从硅膜的界面剥离硅膜上形成的硅锗膜而依次层叠锗含量逐渐减少的组成的硅锗膜。由此，能够在抑制硅锗膜的层叠体中产生缺陷并确保厚度的同时，形成结晶性良好的层叠体，从而支承Si60Ge40膜14a-1，稳定的在硅膜13a上诱发拉伸应变。由此，能够形成具有比在第一实施方式形成的半导体基板诱发更大的拉伸应变的硅膜13c的半导体基板20。
(第四实施方式)下面，对本发明的第四实施方式的半导体基板及其制造方法进行说明。第四实施方式的半导体基板是在第三实施方式的半导体基板的应变硅膜的表面上形成了锗膜的半导体基板。
图19是本发明的第四实施方式的半导体基板的剖视图。图中，对与先前说明的部分对应的部分标上同样的参照符号，而省略说明。
参照图19，半导体基板25由具有单晶硅基板11、氧化硅膜12、以及应变硅膜13a的半导体基板20，和形成在应变硅膜13c的表面上的锗膜26构成。半导体基板20由与图18所示的第三实施方式的半导体基板同样的结构构成，并以同样方法形成。
通过CVD法(超高真空CVD法、氢还原法、热分解法、MOCVD法)等在应变硅膜13c上形成锗膜26。锗结晶比硅结晶的晶格常数约大4.2％，但是由于应变硅膜13c在第三实施方式中通过高锗浓度的硅锗膜而产生拉伸应变，所以锗膜26在界面上的错位被抑制，从而形成一致的界面而进行外延生长。具体的说，将锗膜26置于压力为10-4pa的环境下，用GeH4(流量为7sccm)作为锗的源极气体，用H2(流量为1sccm)作为载流子气体，将基板温度设定在350℃，进行30分钟成膜。另外，锗膜26的厚度设定在1nm～10nm的范围内。
这样具有锗膜26的半导体基板25由于锗膜26中的空穴以及电子的迁移率比硅膜中的大上数倍，所以用锗膜26作为沟道层，能够形成高速的晶体管。
另外，半导体基板25能够形成比在一般的硅膜上形成锗膜时更优质的锗膜26。进而，应变硅膜13c只要是使锗膜26能够外延生长程度的厚度、例如是1nm～5nm即可，由于谋求薄膜化，所以能够利用更优质的应变硅膜13c，其结果，能够形成优质的锗膜26。
此外，虽然利用由第三实施方式的半导体基板的单晶硅基板11、氧化硅膜12、以及应变硅膜13a构成的半导体基板20而形成了本实施方式的半导体装置25，也可以取而代之，利用第一或者第二实施方式的半导体基板而在其应变硅膜上形成锗膜。
(第五实施方式)下面，对第五实施方式的半导体基板及其制造方法进行说明。
图20是本发明的第五实施方式的半导体基板的剖视图。参照图20，半导体基板30由下述部分构成第一区域31，其在氧化硅膜12上，由沿结晶晶格的基板面向平行的方向诱发拉伸应变的硅膜13b构成；第二区域32，其由沿结晶晶格的基板面向水平方向诱发压缩应变的硅锗膜14a构成。第一区域31的硅膜13b是与上述第一～第三实施方式同样的应变硅膜。第二区域32的硅锗膜14a具有闪锌矿型结晶结构，在基板面上平行的形成(001)面，膜厚方向朝着
方向。在硅锗膜14a上沿膜厚方向诱发拉伸应变。另外，在硅锗膜14a上，由于沿基板面向平行的方向、即空穴的飞越方向进行诱发，所以空穴迁移率提高。
图21～图22是表示本发明的第五实施方式的半导体基板的制造工序的图。图中，对与先前说明的部分对应的部分标上同样的参照符号，而省略说明。
首先，在图21的工序中，与第一实施方式的图2的工序同样的形成单晶硅基板11/氧化硅膜12/硅膜13a的层叠体。
在图21的工序中，还在硅膜13a上与图3的工序同样的形成硅锗膜14a。如上所述，硅锗膜14a由于在硅膜13a上外延生长，所以诱发压缩应变。
在图21的工序中，还在下面的工序中在硅膜13a上诱发拉伸应变的第一区域31的硅锗膜14a上，通过光刻法选择性形成抗蚀膜(未图示，厚度为100nm)，进而通过溅射法、CVD法等形成氧化硅膜33。在以下工序中加热氧化硅膜33的表面时，氧化硅膜33的厚度被设定为大致50nm。接着，将抗蚀膜上的氧化硅膜33与抗蚀膜一同揭离。此外，也可以在第一区域31和第二区域32的边界部设置到达下侧的氧化硅膜12的沟部34。具体的说，虽省略图示，但通过光刻法选择性形成抗蚀膜，通过RIE法等的干式蚀刻形成沟部34。通过设置这样的沟部34，从而使第一区域31的硅膜13a和第二区域的硅膜13a不连续，由此在以下的工序中能够仅在第一区域31的硅膜13a上均匀诱发拉伸应变。
在图22的工序中，对图21的结构体的表面照射激光。与第一实施方式的图4的工序同样的进行激光照射。通过该激光照射而由第一区域31的硅锗膜14a对硅膜13a施加拉伸应力，从而在硅膜13a上诱发应变。由于由激光照射得到的热通过氧化硅膜33而因光的干涉作用导致进入到内部的能量减半，所以在第二区域32的硅锗膜14a上诱发压缩应变保持原样。此外，也可以利用在图4的工序中说明的其他能量线的照射的加热的方法。
此外，也可以不形成氧化硅膜33，仅对第一区域31的硅锗膜14a选择性进行激光照射。作为选择性进行激光照射的方法，可以利用上述的电流扫描仪或多面镜等的方法、在激光光源和照射光学系统之间设置对规定的激光束的宽度进行限制使其符合照射的区域的掩模。
在图23的工序中，与第一实施方式的图6的工序同样的除去第一区域31的硅锗膜14a(通过激光照射缓和应变)。接着，通过蚀刻(化学处理法)除去第二区域32的氧化硅膜33。由此，在氧化硅膜12上，形成具备由诱发了拉伸应变的硅膜13b构成的第一区域31、和由诱发了压缩应变的硅锗膜14a构成的第二区域32的应变半导体基板30。
根据本实施方式，能够以简便的方法来制造具有电子迁移率高的应变硅膜13b和空穴迁移率高的应变硅锗膜14a的半导体基板。另外，由于能够将电子迁移率高的硅膜和这样的半导体基板设置在一个基板上，所以能够如下述容易的形成高速工作的CMOS(互补型MOS)晶体管。
(第六实施方式)在第五实施方式的基础上对本发明的第六实施方式进行说明，第六实施方式涉及一种在具备在结晶晶格上诱发拉伸应变的硅膜、和在结晶晶格上诱发压缩应变的硅锗膜的半导体基板上，形成了CMOS晶体管的半导体装置。图中，对与先前说明的部分对应的部分标上同样的参照符号，而省略说明。
图24是本发明的第六实施方式的半导体装置的剖视图。这样形成本实施方式的半导体装置40在图23所示的第五实施方式的半导体基板30上，由形成在第一区域31的n型MOS晶体管41、和形成在第二区域32的p型MOS晶体管42构成，在n型MOS晶体管41和p型MOS晶体管42之间形成有元件分离部43。
这样形成n型MOS晶体管41在第一区域31的应变硅膜13b中形成有扩散了n型杂质的源极区域44a以及漏极区域44b，在源极区域44a和漏极区域44b之间的应变硅膜13b上形成有堆积了栅绝缘膜45、栅电极46的栅层叠体48，在其两侧形成有侧壁绝缘膜49。在栅绝缘膜45的下侧的应变硅膜13b上形成有沟道(未图示)。由于在应变硅膜13b上诱发有拉伸应变，所以与没有诱发应变的硅膜相比较，电子迁移率较大，n型MOS晶体管可高速工作。
另一方面，这样形成p型MOS晶体管42在诱发第二区域的压缩应变的硅锗膜14a(以下，称为“应变硅锗膜14a”)中形成有扩散了p型的杂质的源极区域50a以及漏极区域50b，与n型MOS晶体管41同样，形成由栅绝缘膜45和栅电极46构成的栅层叠体48以及侧壁绝缘膜49，在栅绝缘膜45的下侧的应变硅锗膜14a上形成有沟道。由于在应变硅锗膜14a上诱发有压缩应变，所以与硅膜或没有诱发应变的硅锗膜相比较，空穴迁移率较大，p型MOS晶体管42可高速工作。
然后，针对第六实施方式的半导体装置的制造方法进行说明。
图25～图27是表示第六实施方式的半导体装置的制造工序的图。图中，对与先前说明的部分对应的部分标上同样的参照符号，而省略说明。
首先，在图25的工序中，与第五实施方式相同的在表面形成具有应变硅膜13b(第一区域)和应变硅锗膜14a(第二区域)的半导体基板30。此外，在半导体基板30的第一区域和第二区域之间的边界部形成有沟部43。接着，在沟部43填充绝缘材料例如氧化硅膜或者氮化硅膜，从而形成元件分离部43。
在图25的工序中，还通过热氧化法、CVD法、溅射法等在应变硅膜13b、元件分离部43、以及应变硅锗膜14a的表面形成栅绝缘膜45(例如氧化硅膜、氮化硅膜、金属氧化膜等，厚度为1nm～3nm)，进而用以下的工序形成作为栅电极的多晶硅膜46a(厚度为100nm)。
接着，在图26的工序中，在多晶硅膜46a的表面形成抗蚀膜，以仅残留作为栅的区域的方式进行图像成形，然后将抗蚀膜作为掩模，通过RIE法等对多晶硅膜46a、栅绝缘膜45进行蚀刻，从而露出应变硅膜13b、应变硅锗膜14a的表面，形成由栅绝缘膜45和栅电极46构成的栅层叠体48。
在图26的工序中，还将抗蚀膜以及栅层叠体48作为掩模，向应变硅膜13b、应变硅锗膜14a分别注入n型杂质、p型杂质，从而形成扩展区域52、53。接着，通过使用了氧等离子体的灰化而除去抗蚀膜。
接着，在图27的工序中，在图26的结构体的表面形成氧化硅膜(厚度为200nm)，进行蚀刻，从而在栅层叠体48的两侧壁形成侧壁绝缘膜49。
在图27的工序中，还将侧壁绝缘膜49以及栅电极46作为掩模，向应变硅膜13b、应变硅锗膜14a注入n型杂质、p型杂质，并进行活性化，形成源极区域44a、50a以及漏极区域44b、50b，从而形成n型MOS晶体管41以及p型MOS晶体管42。
接着，虽然省略图示，但是通过公知的方法进行硅化物化，从而形成层间绝缘膜、接头等的垂直配线、配线层等。由此，本实施方式的半导体装置40完成。
根据本实施方式，由于在诱发了拉伸应变的电子迁移率高的应变硅膜13b上形成有n型MOS晶体管41的沟道，所以n型MOS晶体管41可高速工作。另外，由于在诱发了压缩应变的空穴迁移率高的应变硅锗膜14a上形成有p型MOS晶体管42，所以可高速工作。
进而，由于在n型MOS晶体管41的应变硅膜13b上使锗原子含量降得极低，所以能够抑制在沟道中形成界面态，防止电子迁移率下降。另外，也不必担心因被硅化物化的源极区域44a以及漏极区域44b的表面的锗原子的影响而导致薄膜阻力增加。另外，即使应变硅膜13b被暴露在用于除去抗蚀膜的灰化等的氧等离子体中，由于应变硅膜13b中的锗原子含量降得极低，所以能够抑制锗原子的氧化以及气化，从而抑制应变硅膜13b的膜质的恶化。
此外，虽省略图示，但也可以通过同样的方法在第四实施方式的半导体基板上形成本实施方式的n型MOS晶体管。例如，可以通过与本实施方式同样的方法来形成将第四实施方式的半导体基板的锗膜作为沟道层而使用的n型MOS晶体管。该n型MOS晶体管能够与本实施方式的n型MOS晶体管同样的高速工作。此外，也可以形成将第四实施方式的半导体基板的锗膜作为沟道层而使用的p型MOS晶体管。
以上虽然针对本发明的优选的实施方式进行详细说明，但是本发明并不限定于特定的实施方式中，可在所记载在权利要求书中的本发明的范围内，进行各种的变形、变更。
工业上的可利用性从以上详述可知，根据本发明，能够提供一种具有高品质的应变硅膜的半导体基板、以及简单的制造半导体基板的半导体基板的制造方法。另外，根据本发明，能够提供一种可高速工作的半导体装置及其制造方法。
权利要求
1.一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的第一半导体层；形成在上述第一半导体层的源极以及漏极区域；在上述第一半导体层上由栅绝缘膜以及栅电极构成的栅层叠体，其特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第二半导体层的工序；除去上述第二半导体层的工序，上述第二半导体层的面内方向的晶格常数与上述第一半导体层不同，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发应变。
2.一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；形成在上述绝缘膜上的第一半导体层；形成在上述第一半导体层的第一区域的n型MOS晶体管；形成在上述第一半导体层的第二区域上的第二半导体层；形成在该第二半导体层的p型MOS晶体管，其特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第一区域的第二半导体层的工序；除去上述第一区域的第二半导体层的工序，上述第二半导体层的面内方向的晶格常数比第一半导体层大，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发拉伸应变。
3.如权利要求1或2所记载的半导体装置的制造方法，其特征在于，将上述能量线的照射时间设定在1n秒以上10m秒以下的范围内。
4.如权利要求1或2所记载的半导体装置的制造方法，其特征在于，上述第一半导体层由硅膜构成，第二半导体层由硅锗膜构成，上述硅锗膜的锗浓度被设定为10原子％以上40原子％以下。
5.如权利要求1或2所记载的半导体装置的制造方法，其特征在于，上述第二半导体层由具有多层的层叠体构成，上述层叠体是由下述的层形成的，即，与第一半导体层相接的层具有与第一半导体层的面内方向的晶格常数差异大的晶格常数，沿着该层叠体的层叠方向，上述差异逐渐变小。
6.如权利要求1或2所记载的半导体装置的制造方法，其特征在于，上述第二半导体层由具有多层的层叠体构成，上述层叠体是由该层叠体的表面的层比与第一半导体层相接的层能量线的吸收率高的材料构成的。
7.如权利要求2所记载的半导体装置的制造方法，其特征在于，加热上述第二半导体层的工序是向上述第二半导体层的第一区域选择性地照射能量线。
8.如权利要求2所记载的半导体装置的制造方法，其特征在于，在加热上述第一区域的第二半导体层的工序之前，还具备在上述第一区域和第二区域之间形成露出上述绝缘膜的沟部的工序。
9.一种半导体装置的制造方法，该半导体装置具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的硅膜；形成在上述硅膜上的锗膜；形成在上述锗膜上的源极以及漏极区域；在上述锗膜上由栅绝缘膜以及栅电极构成的栅层叠体，其特征在于，具备通过外延生长而在硅膜上形成第二半导体层的工序；向上述第二半导体层照射能量线从而在硅膜上诱发应变的工序；除去上述第二半导体层的工序；通过外延生长而在诱发了上述应变的硅膜上形成锗膜的工序，上述第二半导体层的面内方向的晶格常数比硅膜大。
10.如权利要求9所记载的半导体装置的制造方法，其特征在于，上述第二半导体层由具有多层硅锗膜的层叠体构成，上述层叠体的上述硅膜侧的膜比该层叠体的表面的膜锗浓度高。
11.一种半导体装置，其特征在于，具备基板；形成在上述基板上的绝缘膜；第一半导体层，其形成在上述绝缘膜上，具有沿与基板面平行的方向有拉伸应变的第一区域、第二区域；形成在上述第一区域上的源极以及漏极区域；在该第一区域的第一半导体层上由栅绝缘膜以及栅电极构成的n型MOS晶体管；第二半导体层，其形成在上述第二区域的第一半导体层上，沿与基板面平行的方向具有压缩应变；形成在该第二半导体层上的源极以及漏极区域；在该第二半导体层上由栅绝缘膜以及栅电极构成的p型MOS晶体管，上述第二半导体层的面内方向的晶格常数比第一半导体层大。
12.一种半导体基板，具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了拉伸应变的硅膜，其特征在于，上述硅膜中基于二次离子质谱分析法得到的锗含量，其深度方向的移动平均数的最大值在3×1018原子/cm-3以下。
13.一种半导体基板，具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了拉伸应变的硅膜，其特征在于，距离上述硅膜中基于二次离子质谱分析法得到的锗含量为2×1018原子/cm-3以下的硅膜的表面的深度为3nm以下。
14.如权利要求12或13所记载的半导体基板，其特征在于，上述硅膜通过露出绝缘膜的沟而被相互隔离为多个区域。
15.一种半导体基板的制造方法，该半导体基板具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的第一半导体层，其特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第二半导体层的工序；除去上述第二半导体层的工序，上述第二半导体层的面内方向的晶格常数与上述第一半导体层不同，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发应变。
16.如权利要求15所记载的半导体基板的制造方法，其特征在于，在形成上述第二半导体层的工序和加热第二半导体层的工序之间，还具备在上述第一半导体层以及第二半导体层形成露出绝缘膜的沟，将该第一半导体层以及第二半导体层相互分割为规定的区域的工序。
17.如权利要求16所记载的半导体基板的制造方法，其特征在于，上述能量线的照射是对第二半导体层被分割的一个区域或者多个区域的每一个进行的。
18.如权利要求15所记载的半导体基板的制造方法，其特征在于，在形成上述第二半导体层的工序之前，还具备在第一半导体层形成露出绝缘膜的沟，将该第一半导体层相互分割为规定的区域的工序。
19.一种半导体基板的制造方法，该半导体基板具备基板；形成在上述基板上的绝缘膜；在上述绝缘膜上，沿与基板面平行的方向诱发了应变的硅膜；形成在上述硅膜上的锗膜，其特征在于，具备通过外延生长而在硅膜上形成第二半导体层的工序；加热上述第二半导体层的工序；除去上述第二半导体层的工序；通过外延生长而在诱发了上述应变的硅膜上形成锗膜的工序，上述第二半导体层的面内方向的晶格常数比硅膜大；加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在硅膜诱发应变。
20.一种半导体基板的制造方法，该半导体基板具备基板；形成在上述基板上的绝缘膜；第一半导体层，其形成在上述绝缘膜上，具有沿与基板面平行的方向诱发了拉伸应变的第一区域；形成在上述第一半导体层的第二区域上的第二半导体层，其特征在于，具备通过外延生长而在第一半导体层上形成第二半导体层的工序；加热上述第一区域的第二半导体层的工序；除去上述第一区域的第二半导体层的工序，上述第二半导体层的面内方向的晶格常数比第一半导体层大，加热上述第二半导体层的工序是向第二半导体层的表面照射能量线从而在第一半导体层诱发拉伸应变。
全文摘要
本发明公开了一种具备诱发了应变的硅膜的半导体基板及其制造方法、使用了该半导体基板的半导体装置及其制造方法。半导体基板具有单晶硅基板、在其上层叠氧化硅膜以及沿基板面向平行方向诱发拉伸应变的应变硅膜的结构。半导体基板的制造方法如下在氧化硅膜上的硅膜上使硅锗膜外延生长，接着，以激光照射等对硅锗膜的表面进行短时间的加热。由此，伴随着硅锗膜的晶格缓和而在硅膜上诱发拉伸应变。接着除去硅锗膜。还公开有对于使用了该半导体基板的高速工作的n型MOS晶体管以及p型MOS晶体管。
文档编号H01L21/8238GK1954418SQ200580015390
公开日2007年4月25日 申请日期2005年5月11日 优先权日2004年5月13日
发明者三岛康由 申请人:富士通株式会社