专利名称：半导体晶片、半导体器件以及半导体器件的制造方法
技术领域：
本发明涉及到半导体晶片、半导体器件、以及半导体器件的制造方法。
背景技术：
用于数字电路的元件被要求响应于高频信号而高速工作。另一方面，为了提高用于蜂窝电话的模拟电路的性能，要求降低衬底噪声(高频噪声)、降低1/f噪声、以及高的高频信号增益。而且，要求用来控制电源的高击穿电压MOS晶体管具有高的抗压性。用来在SOI衬底上制造组合这种数字电路和模拟电路或高击穿电压MOS晶体管的半导体器件的技术有了发展。
从衬底噪声和高频信号增益的观点看，已经发现用来在其上形成元件的SOI层最好是薄的。在数字电路中，BOX层最好也是薄的，以便用反偏压来控制本体区中的载流子。
但从1/f噪声的观点看，STI底部末端与SOI层顶部表面之间的半导体层最好是厚的。这是因为模拟电路的沟道区不被连接到位于STI外面的公共地接触，或在STI穿透SOI层或STI底部末端与SOI层顶部表面之间的半导体层过分薄的情况下模拟电路与地接触之间的电阻值增大。
而且，若BOX层薄，则SOI层与半导体本体之间的电容增大，数字电路的衬底噪声因而容易经由SOI层而传输到半导体本体。这就引起衬底噪声经由半导体本体而传播到模拟电路的问题。此外，由于薄的BOX层引起击穿电压降低，故适合于数字电路的BOX层对于高击穿电压的MOS晶体管来说是太薄了。
因此，数字电路和模拟电路在BOX层的恰当厚度方面是彼此不同的。
此处提供了一种半导体衬底，它分别具有用于数字电路和模拟电路或高击穿电压MOS晶体管的厚度被恰当地控制了的SOI层和BOX层，还提供了一种半导体器件及其制造方法。
发明内容
根据本发明一个实施方案的半导体晶片包含半导体本体；形成在半导体本体上的第一绝缘层；形成在第一绝缘层上的第一半导体层；形成在第一半导体层上的第二绝缘层；以及形成在第二绝缘层上的第二半导体层。
根据本发明一个实施方案的半导体器件包含半导体本体；形成在半导体本体上的第一绝缘层；形成在第一绝缘层上的第一半导体层；形成在第一半导体层的第一区中的第一晶体管；形成在第一半导体层的不同于第一区的第二区上的第二绝缘层；形成在第二绝缘层上的第二半导体层；以及形成在第二半导体层上的第二晶体管。
根据本发明一个实施方案的半导体器件包含半导体本体；埋置在半导体本体第一区中的第一绝缘层；形成在半导体本体第一区中的第一晶体管；提供在不同于第一区的半导体本体第二区上的第二绝缘层；提供在第二绝缘层上的第二半导体层；以及形成在第二半导体层上的第二晶体管。
根据本发明一个实施方案的半导体器件包含第一半导体芯片和第二半导体芯片，第一半导体芯片包括第一半导体本体、形成在第一半导体本体上的第一绝缘层、形成在第一绝缘层上的第一半导体层、以及形成在第一半导体层上的第一晶体管，第二半导体芯片包括第二半导体本体、形成在第二半导体本体上的第二绝缘层、形成在第二绝缘层上的第二半导体层、以及形成在第二半导体层上的第二晶体管，其中，第二绝缘层的厚度薄于第一绝缘层的厚度；第二半导体层的厚度薄于第一半导体层的厚度，且第二半导体芯片被键合在第一半导体芯片上或第一半导体芯片下方。
根据本发明一个实施方案的半导体器件制造方法包含制备半导体晶片，此半导体晶片具有半导体本体、形成在半导体本体上的第一绝缘层、形成在第一绝缘层上的第一半导体层、形成在第一半导体层上的第二绝缘层、以及形成在第二绝缘层上的第二半导体层；清除位于第一半导体层第一区上的第二半导体层和第二绝缘层；形成位于第一区中第一半导体层上且不达及第一绝缘层的第一元件隔离层，并形成第二元件隔离层，此第二元件隔离层穿透第一区之外的第一半导体层第二区中的第二半导体层和第二绝缘层以达及第一半导体层；在第一区中的第一半导体层上形成第一晶体管；以及在第二区中的第二半导体层上形成第二晶体管。
根据本发明一个实施方案的半导体器件制造方法包含制备半导体晶片，此半导体晶片具有半导体本体、形成在半导体本体上的绝缘层、形成在绝缘层上的半导体层；形成掩模材料以暴露半导体层的第一表面区并覆盖第一表面区之外的半导体层第二表面区；用掩模材料将氧离子引入到第一表面区内的半导体本体中；对半导体晶片进行热退火以便在半导体本体中形成第一绝缘层；清除位于第一表面区上的半导体层和绝缘层；形成位于第一表面区下方的半导体本体上且不达及第一绝缘层的第一元件隔离层，并形成穿透第二表面区内的第二半导体层和第二绝缘层以达及半导体本体的第二元件隔离层；在第一表面区内的第一半导体层上形成第一晶体管；以及在第二表面区内的第二半导体层上形成第二晶体管。
图1-4是剖面流程图，示出了根据本发明第一实施方案的半导体器件制造方法的流程；图5曲线示出了杂质浓度与离半导体衬底表面的深度之间的关系；图6曲线示出了相对于信号频率的信号渡越特性S21；图7曲线示出了1GHz信号的渡越特性S21。横轴表示第二半导体层50的厚度；图8曲线示出了当高频信号被输入到MOSFET时，来自模拟电路的漏的信号输出的增益(Gain)以及包含在输出信号中的噪声的最小值(Nfmin)；图9曲线示出了相对于第二半导体层50的厚度的1/f噪声；图10曲线示出了高击穿电压MOS晶体管的击穿电压(Vbd)与第一埋置绝缘膜20之间的关系；图11和图12是剖面流程图，示出了根据本发明一个实施方案的半导体器件制造方法的流程；而图13A-14是剖面流程图，示出了根据本发明第三实施方案的半导体器件制造方法的流程。
具体实施例方式
下面参照附图来解释本发明的一些实施方案。但不应该认为这些实施方案是为了限制本发明的。
(第一实施方案)图1-4是剖面流程图，示出了根据本发明第一实施方案的半导体器件制造方法的流程。图1是用来制造半导体器件的半导体衬底100的剖面图。半导体衬底100包含半导体本体10、形成在半导体本体10上的第一埋置绝缘层20、形成在第一埋置绝缘层20上的第一半导体层30、形成在第一半导体层上的第二埋置绝缘层40、以及形成在第二埋置绝缘层40上的第二半导体层50。
第二埋置绝缘层40的厚度薄于第一埋置绝缘层20的厚度。例如，第一埋置绝缘层20的厚度为1微米，而第二埋置绝缘层40的厚度为10nm。第二半导体层50的厚度薄于第一半导体层30的厚度。例如，第一半导体层30的厚度为1.5微米，而第二半导体层50的厚度为10nm(不超过2微米)。半导体本体10、第一半导体层30、以及第二半导体层50由例如硅单晶组成。第一埋置绝缘层20和第二埋置绝缘层40是例如氧化硅膜。
可以用一般的SOI衬底制造方法来制作半导体衬底100。例如，借助于键合其表面上具有绝缘膜的3个半导体衬底，并用CMP之类的方法抛光其表面，能够制作半导体衬底100。或者，可以利用单个半导体衬底，将氧离子引入到其第一和第二埋置绝缘膜20和40的位置中，然后对衬底进行退火，来制作半导体衬底100。
为了易于解释，此处假设模拟电路被形成在半导体衬底100的第一区(也称为模拟区)中，而数字电路被形成在第二区(也称为数字区)中。
如图2所示，接着利用光刻和RIE(反应离子刻蚀)方法选择性地清除模拟区中的第二半导体层50和第二埋置绝缘层40。模拟区中的第一半导体层30的表面从而被暴露。如稍后解释的那样，数字电路被形成在第二半导体层50内，而模拟电路被形成在第一半导体层30内。
如图3所示，STI(浅沟槽隔离)60和70接着被形成作为第一和第二元件隔离层。STI 60沿形成模拟电路的区域的外围被形成。STI60不穿透第一半导体层30，且不达及第一埋置绝缘层20。因此，第一半导体层30正好位于STI 60下方。用T0来代表从STI 60下端部到第一半导体层30底部表面的厚度。
可以在形成STI 60的工艺同时来形成STI 70。在此情况下，STI70的深度等于STI 60的深度。但由于第二半导体层50薄于第一半导体层30，故STI 70穿透第二半导体层50，且达及第二埋置绝缘层40。
然后，如图4所示，各元件被分别形成在模拟区和数字区中。首先形成的是模拟区中比较厚的栅氧化物膜80，而比较薄的栅绝缘膜85被形成在数字区中。接着形成的是栅绝缘膜80和85上的栅电极90和95。利用这些栅电极90和95，杂质被引入，以便以自对准的方式形成扩展层。然后，隔板96被形成在栅电极90和95的侧壁上，它们被用来形成源/漏层。这些扩展层和源/漏层组合起来构成源/漏91，93。与源/漏层同时还形成了地接触92。地接触92可以被形成作为保护环。
图4在各个区域中示出了一个晶体管。但实际上形成了一些晶体管，以便分别构成模拟区中的模拟电路和数字区中的数字电路。在模拟区中，可以形成高击穿电压的MOSFET来代替模拟电路或加入到模拟电路。
数字区中的各个晶体管包括形成在较薄的第二半导体层50中的源/漏93。因此，源/漏93达及第二埋置绝缘膜40。数字区中的各个晶体管具有被源/漏93、第二埋置绝缘膜40、以及栅绝缘膜85所环绕的本体区99。
如图5所示，希望第二半导体层50的厚度大致等于待要形成在数字区中的阱扩散层的深度。在图5的例子中，若n型阱的深度是1.9微米，则第二半导体层50的厚度约为1.7微米。这样得到的结果被示于图6和7中。
图6曲线示出了相对于信号频率的信号渡越特性S21。此曲线示出了在依次具有并排对准的n型阱、p型阱、以及n型阱的结构中，将p型阱夹在二个n型阱之间的信号渡越特性。曲线A示出了当第二半导体层50是20-750微米时得到的特性。曲线B示出了当第二半导体层50是1.7微米时得到的特性。此曲线表明，在渡越特性方面，曲线B劣于曲线A。亦即表明噪声无法容易地通过。特别是当信号频率等于或低于10GHz时，曲线A与B之间渡越特性的差别变大。
图7曲线示出了1GHz信号的渡越特性S21。横轴表示第二半导体层50的厚度。当第二半导体层50的厚度等于或大于50微米时，渡越特性S21相对更大。当第二半导体层50的厚度约为1.7微米时，渡越特性S21变得比厚度为50微米或以上时得到的小大约15dB。如图6和图7所示，借助于将第二半导体层50的厚度减小到阱扩散层深度的水平，有可能抑制衬底噪声从数字区到模拟区的渡越。
图8曲线示出了当高频信号被输入到MOSFET时，来自模拟电路的漏的信号输出的增益(Gain)以及包含在输出信号中的噪声的最小值(Nfmin)。横轴表示模拟电路的漏电流值Id。模拟电路的漏电压为1.5V，且输入到栅的信号的频率为3GHz。栅长度Lg和栅宽度Wg分别为11微米和200微米。
如图8所示，已经证实当第一半导体层30的厚度为1.7微米时，与当厚度为750微米时得到的相比，模拟电路的信号增益(Gain)和噪声最小值(Nfmin)都得到了改善。输入到栅的部分信号不被模拟电路放大，并通过第一半导体层30穿透到模拟电路的漏。此处假设信号的增益(Gain)被改善是因为当第一半导体层30的厚度为1.7微米时此分量很小。而且，一旦信号通过第一半导体层30，热噪声就被加到此信号。若第一半导体层30的厚度为1.7微米，穿透第一半导体层30的信号分量就小，且噪声最小值Nfmin也被改善。
图9曲线示出了相对于第二半导体层50的厚度的1/f噪声。此曲线表明，当第二半导体层50的厚度小于1.7微米时，1/f噪声增大。此处证实，当第二半导体层50过度薄于阱扩散层的深度时，1/f噪声增大。
因此，考虑到衬底噪声、噪声最小值、以及信号增益对1/f噪声的折中关系，第二半导体层50的厚度优选为与阱扩散层的深度同等水平。
第二埋置绝缘膜40的厚度是例如10nm或以下。借助于将第二埋置绝缘膜40减薄到这一水平，有可能通过第二埋置绝缘膜40用反偏置方法来控制本体区99的电位。结果，能够稳定数字电路的行为并提高速度。
模拟区中晶体管的沟道区98(见图4)经由正好位于STI 60下方的第一半导体层30被电连接到地接触92。若从STI 60下端部到第一半导体层30的阱的底部表面的距离T0为200nm，则从沟道区98到地接触92的电阻值R优选等于或小于500欧姆，致使噪声被容易地吸收到地接触92(保护环)。
R＝A×ρ/(b×T0) (1)方程1中的项A是从模拟区中源/漏91到地接触92的距离。b是源漏91面对地接触92的宽度。ρ是从源漏91到地接触92的电阻率。
因此，第一半导体层30的厚度优选厚于STI 60的深度。为了减小电阻值R，第一半导体层30的厚度厚于STI 60的深度200nm或以上更优选。
由于沟道区98被隔离于数字区并被电连接到地，故模拟电路变得更少受到衬底噪声和1/f噪声的影响。
模拟区中的晶体管被形成在厚于第二埋置绝缘膜40的第一埋置绝缘膜20上。第一埋置绝缘膜20的厚度例如是600nm。
令从模拟区中的阱到地接触(保护环)的阻抗为10欧姆。在此情况下，若衬底噪声的频率为1MHz，则对应于15nF的电容。若第一半导体层30与半导体本体10之间的电容等于或大于15nF，则可能发生衬底噪声不被吸收在地接触中而是传播到半导体本体10的情况。若数字区的面积是500微米×500微米，则第一埋置绝缘膜的厚度为600nm或以上。而且，当半导体本体10的电阻小时，噪声就通过半导体本体10传播到其它元件。因此，半导体本体10的电阻优选为大于500欧姆。
在高击穿电压MOS晶体管被形成在模拟区中的情况下，在高击穿电压MOS晶体管中，依赖于击穿电压(Vbd)来确定第一埋置绝缘膜20的厚度。图10曲线示出了高击穿电压MOS晶体管的击穿电压(Vbd)与第一埋置绝缘膜20的厚度之间的关系。当器件被用于LCD驱动器时，要求击穿电压(Vbd)至少为15V。在此情况下，从图10的曲线可见，第一埋置绝缘层20的厚度必须等于或大于500nm。
除了STI 60和70之外，可以在模拟区与数字区之间提供穿透第一半导体层30的STI(未示出)。利用此STI将模拟区隔离于数字区，有可能抑制衬底噪声从数字区传播到模拟区。在此情况下，从衬底噪声的观点看，不必限制第一半导体层30和第二半导体层50的厚度。但依赖于STI穿透第一半导体层30的深度，第一半导体层30的厚度受到限制。
因此，第一实施方案能够提供一种半导体器件，此半导体器件包括用于数字电路和模拟电路或高击穿电压MOS晶体管的厚度分别被恰当地控制了的SOI层和BOX层。
(第二实施方案)图11和图12是剖面流程图，示出了根据本发明一个实施方案的半导体器件制造方法的流程。如图11所示，首先制备的是SOI衬底，它包含半导体本体10、第二埋置绝缘层40、以及第二半导体层50。接着，掩模材料210被形成，以便局部地暴露第二半导体层中的模拟区并覆盖模拟区之外的数字区内的第二半导体层50。接着，掩模材料210被用来将氧注入到半导体本体10中。在此工艺中，从半导体本体10的表面到包括注入的氧的层220的距离大于第二半导体层50的厚度。掩模材料210可以是例如氧化硅膜。
接着，对SOI衬底进行退火。结果，如图12所示，氧层220使半导体本体10氧化，从而形成第一埋置绝缘层20。在此情况下，模拟区中第一埋置绝缘层20上的半导体区被用作第一半导体层30。掩模材料210被进一步用来局部地清除模拟区中的第二半导体层50和第二埋置绝缘层40。结果就得到等价于图2结构的结构。然后，通过图3和图4所示的各个步骤，就能够在模拟区和数字区中形成各电子元件。
因此，根据第二实施方案的制造方法能够制造的半导体器件等价于第一实施方案所制造的半导体器件。
(第三实施方案)
图13A-14是剖面流程图，示出了根据本发明第三实施方案的半导体器件制造方法的流程。在第三实施方案中，数字电路和模拟电路被形成在不同的SOI衬底上，且这些SOI衬底被键合到一起。
如图13A和图13B所示，制备了SOI衬底302和301。SOI衬底302包含半导体本体10a、第二埋置绝缘层40、以及第二半导体层50。SOI衬底301包含半导体本体10b、第一埋置绝缘层20、以及第一半导体层30。第一埋置绝缘层20、第一半导体层30、第二埋置绝缘层40、以及第二半导体层50可以完全相同于第一实施方案中公共参考号所表示的组成部分。
然后，分别在数字区和模拟区中形成电子器件。STI 60和70可以完全相同于具有第一实施方案中公共参考号的那些。但由于STI 60和70是在不同步骤中形成的，故它们的厚度可能不同。
如图14所示，SOI衬底301和302被层叠。在此过程中，保护层310被提供在SOI衬底301与302之间。保护层310不仅保护SOI衬底301的模拟电路，而且还用作SOI衬底301与302之间的粘合剂。保护层310和320由绝缘材料组成。
根据第三实施方案，衬底噪声和1/f噪声不从数字电路传播到模拟电路。因此，能够确定第一埋置绝缘层20、第一半导体层30、第二埋置绝缘层40、以及第二半导体层50，而无须考虑这些噪声。此外，第三实施方案由于数字区和模拟区被层叠而能够减小芯片尺寸。而且，第三实施方案也具有相同于第一实施方案的效果。
权利要求
1.一种半导体晶片，包括半导体本体；形成在半导体本体上的第一绝缘层；形成在第一绝缘层上的第一半导体层；形成在第一半导体层上的第二绝缘层；以及形成在第二绝缘层上的第二半导体层。
2.根据权利要求1的半导体晶片，其中第二绝缘层的厚度薄于第一绝缘层的厚度，第二半导体层的厚度薄于第一半导体层的厚度。
3.根据权利要求1的半导体晶片，其中第一绝缘层的厚度等于或大于500nm，第二绝缘层的厚度等于或小于10nm。
4.根据权利要求1的半导体晶片，其中第一半导体层的厚度等于或大于1微米，第二半导体层的厚度等于或小于15nm。
5.根据权利要求2的半导体晶片，其中第一半导体层被用来形成数字电路，第二半导体层被用来形成模拟电路或高击穿电压晶体管。
6.一种半导体器件，包括半导体本体；形成在半导体本体上的第一绝缘层；形成在第一绝缘层上的第一半导体层；形成在第一半导体层的第一区中的第一晶体管；形成在第一半导体层的不同于第一区的第二区上的第二绝缘层；形成在第二绝缘层上的第二半导体层；以及形成在第二半导体层上的第二晶体管。
7.根据权利要求6的半导体器件，其中第二绝缘层的厚度薄于第一绝缘层的厚度，第二半导体层的厚度薄于第一半导体层的厚度。
8.根据权利要求6的半导体器件，其中第一绝缘层的厚度等于或大于500nm，第二绝缘层的厚度等于或小于10nm。
9.根据权利要求6的半导体器件，其中第一半导体层的厚度等于或大于1微米，第二半导体层的厚度等于或小于15nm。
10.根据权利要求6的半导体器件，其中第一晶体管被用来构成数字电路，第二晶体管被用来构成模拟电路或高击穿电压晶体管。
11.根据权利要求6的半导体器件，还包括提供在第二晶体管外围上且不达及第二绝缘层的元件隔离层；以及提供在元件隔离层外围上的地接触，其中从第二晶体管沟道区经由正位于元件隔离层下方的第一半导体层到地接触的电阻值等于或小于500欧姆。
12.一种半导体器件，包括半导体本体；埋置在半导体本体第一区中的第一绝缘层；形成在半导体本体第一区中的第一晶体管；提供在不同于第一区的半导体本体第二区上的第二绝缘层；提供在第二绝缘层上的第二半导体层；以及形成在第二半导体层上的第二晶体管。
13.一种半导体器件，包括第一半导体芯片，它包括第一半导体本体、形成在第一半导体本体上的第一绝缘层、形成在第一绝缘层上的第一半导体层、以及形成在第一半导体层上的第一晶体管；以及第二半导体芯片，它包括第二半导体本体、形成在第二半导体本体上的第二绝缘层、形成在第二绝缘层上的第二半导体层、以及形成在第二半导体层上的第二晶体管，其中，第二绝缘层的厚度薄于第一绝缘层的厚度；第二半导体层的厚度薄于第一半导体层的厚度，且第二半导体芯片被键合在第一半导体芯片上或第一半导体芯片下方。
14.一种半导体器件制造方法，包括制备半导体晶片，此半导体晶片具有半导体本体、形成在半导体本体上的第一绝缘层、形成在第一绝缘层上的第一半导体层、形成在第一半导体层上的第二绝缘层、以及形成在第二绝缘层上的第二半导体层；去除位于第一半导体层第一区上的第二半导体层和第二绝缘层；形成位于第一区中第一半导体层上且不达及第一绝缘层的第一元件隔离层，并形成第二元件隔离层，此第二元件隔离层穿透第一区之外的第一半导体层第二区中的第二半导体层和第二绝缘层以达及第一半导体层；在第一区中的第一半导体层上形成第一晶体管；以及在第二区中的第二半导体层上形成第二晶体管。
15.一种半导体器件制造方法，包括制备半导体晶片，此半导体晶片具有半导体本体、形成在半导体本体上的绝缘层、形成在绝缘层上的半导体层；形成掩模材料以暴露半导体层的第一表面区并覆盖第一表面区之外的半导体层第二表面区；利用掩模材料将氧离子引入到第一表面区内的半导体本体中；对半导体晶片进行热退火，以便在半导体本体中形成第一绝缘层；去除位于第一表面区上的半导体层和绝缘层；形成位于第一表面区下方的半导体本体上且不达及第一绝缘层的第一元件隔离层，并形成穿透第二表面区内的第二半导体层和第二绝缘层以达及半导体本体的第二元件隔离层；在第一表面区内的第一半导体层上形成第一晶体管；以及在第二表面区内的第二半导体层上形成第二晶体管。
16.根据权利要求14的半导体器件，其中第二绝缘层的厚度薄于第一绝缘层的厚度，第二半导体层的厚度薄于第一半导体层的厚度。
17.根据权利要求14的半导体器件，其中第一晶体管被用来构成数字电路，第二晶体管被用来构成模拟电路或高击穿电压晶体管。
18.根据权利要求14的半导体器件，还包括提供在第二晶体管外围上的元件隔离层，至少部分元件隔离层不达及第二绝缘层；以及提供在元件隔离层外围上的地接触，其中从第二晶体管的源或漏经由正位于元件隔离层下方的第二半导体层到地接触的电阻值等于或小于500欧姆。
全文摘要
一种半导体晶片，它包括半导体本体；形成在半导体本体上的第一绝缘层；形成在第一绝缘层上的第一半导体层；形成在第一半导体层上的第二绝缘层；以及形成在第二绝缘层上的第二半导体层。
文档编号H01L21/70GK1866529SQ200610084418
公开日2006年11月22日 申请日期2006年5月18日 优先权日2005年5月18日
发明者大黑达也 申请人:株式会社东芝