专利名称：形成金属氧化物半导体晶体管的方法
技术领域：
本发明涉及一种形成半导体元件的方法，尤其涉及一种形成金属氧化物半导体(MOS)的方法，以有效改善晶体管结漏电(junction leakage)的问题。
背景技术：
随着半导体工艺进入深亚微米时代，因为提升NMOS和PMOS驱动电流将会大为改善晶体管元件的时间延迟功效(time-delay performance)，因此65nm以下的工艺对于NMOS和PMOS的驱动电流(drive current)提升的需求已经日趋重要。
举例来说，传统上有针对发展ILD低介电常数(low k)材料来提升驱动电流的研究。而近年来，国内外已经开始研究浅沟槽隔离结构(STI)氧化层、多晶硅顶盖(Poly-Cap)的氮化硅(SiN)压缩或抗张结构(stressor)及接触窗氮化硅中止层(SiN contact etching stopper layer，缩写为SiN CESL)的膜层应力(filmstress)对晶体管元件的驱动电流的影响。所得到的结果是，将STI氧化物、多晶硅顶盖的氮化硅压缩或抗张结构与接触窗氮化硅中止层膜层应力沉积成压缩或张应力(tensile stress)。而且膜层越抗张力，则NMOS驱动电流增加地越多；相对地，膜层越压缩，则PMOS驱动电流增加地越多。
另外对于降低晶体管元件的漏电流的需求也相当重要。近来国内外的一些专家趋向于思考如何修补晶体管的缺陷，以减少漏电路径(leakage path)。因此如何有效提升高张力或高压缩接触窗氮化硅中止层膜层的应力，同时降低晶体管电流结漏电已成为目前改善晶体管效能的要点之一。
发明内容
本发明的目的是提供一种形成金属氧化物半导体晶体管的方法，以提升元件的驱动电流并改善晶体管的结漏电。
本发明的又一目的是提供一种形成金属氧化物半导体晶体管的方法，以修补晶片表面的损伤，如此可大幅改善晶体管的结漏电，进而提升良率。
本发明提出一种形成金属氧化物半导体晶体管的方法，包括先提供一个基底，再于基底上形成一个金属氧化物半导体晶体管。之后，于基底上沉积一接触窗蚀刻中止层(contact etching stopper layer，CESL)，以覆盖上述金属氧化物半导体晶体管。然后，对接触窗蚀刻中止层进行一道紫外线固化程序(UV curing)，同时对基底进行一道红外线(infrared radiation，IR)处理。
依照本发明的一个实施例所述的形成金属氧化物半导体晶体管的方法，其中红外线处理的功率密度是在0.7～14.1W/cm2之间；优选是在1.4～7.0W/cm2之间。
依照本发明的一个实施例所述的形成金属氧化物半导体晶体管的方法，其中紫外线固化程序的温度在摄氏150度至摄氏700度之间、时间在10秒至60分钟之间、UV光波长包含100nm～400nm波长区间。
依照本发明的一个实施例所述的形成金属氧化物半导体晶体管的方法，其中于基底上形成金属氧化物半导体晶体管的步骤后，还可包括进行自行对准金属硅化工艺(self-aligned metal silicidation process)的步骤，以于金属氧化物半导体晶体管的栅极与源极、漏极表面形成一层自行对准金属硅化层(metal salicide layer)。
依照本发明的一个实施例所述的形成金属氧化物半导体晶体管的方法，其中于基底上沉积前述接触窗蚀刻中止层的方法包括利用化学气相沉积工艺于基底上沉积一层氮化硅层。而接触窗蚀刻中止层可以是压缩介电层(compressive dielectric film)或张力介电层(tensile dielectric film)。
本发明另提出一种形成金属氧化物半导体晶体管的方法，包括提供一基底，再于基底上形成一个金属氧化物半导体晶体管。接着，进行一道自行对准金属硅化工艺，之后对基底进行一道红外线(IR)处理，以修补前述基底中的损伤(damage)。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中红外线处理的功率密度是在0.7～14.1W/cm2之间；优选是在1.4～7.0W/cm2之间。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中对基底进行红外线(IR)处理之后还可以在前述基底上沉积一接触窗蚀刻中止层，以覆盖金属氧化物半导体晶体管。其中于该基底上沉积该接触窗蚀刻中止层的方法包括利用化学气相沉积工艺于该基底上沉积一氮化硅层。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中当前述金属氧化物半导体晶体管是PMOS，则接触窗蚀刻中止层是一层压缩介电层(compressive dielectric film)。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中当前述金属氧化物半导体晶体管是NMOS，则接触窗蚀刻中止层为一层张力介电层(tensile dielectric film)。
本发明因为在对改善元件应力的接触窗蚀刻中止层(CESL)进行紫外线固化程序时，同时加上一道红外线处理(IR treatment)，因而产生对基底表面做热处理的效果，以修补因注入工艺(implantation process)所造成的损伤。此外，本发明亦可于自行对准金属硅化工艺后对晶片表面做红外线处理，不但能达到修补基底损伤的目的，又不因为其温度不大于摄氏400度，而不会影响硅化镍(NiSi)工艺，如此可大幅改善晶体管的结漏电，进而提升良率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1A至图1D是依照本发明的第一实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图；图2A至图2D是依照本发明的第二实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图；图3是依照本发明的方法所得到的NMOS与传统上未经红外线(IR)处理过的NMOS在JLeak方面的比较图；图4是依照本发明的方法所得到的PMOS与传统上未经红外线(IR)处理过的PMOS在JLeak方面的比较图；图5是依照本发明的方法所得到的NMOS与传统上未经紫外线固化程序(UV curing)与红外线(IR)处理过的NMOS在JD方面的比较图。
简单符号说明100、200基底102、202隔离结构104、204栅极结构
104a栅介电层104b栅极104c间隙壁106、206源极与漏极108、208源极与漏极延伸区110、210金属硅化物层112接触窗蚀刻中止层114紫外线固化程序116、212红外线(IR)处理A、C、E代表依照本发明的金属氧化物半导体晶体管的方块B、D、F代表传统金属氧化物半导体晶体管的方块具体实施方式
本发明的概念是在利用传统上尽量避免的红外线(infrared radiation，IR)来处理形成有金属氧化物半导体晶体管的基底，以大幅改善晶体管的结漏电，进而提升良率。以下举数个实施例来作为本发明的范例说明，但本发明并不局限于下面实施例所描述的内容。
第一实施例图1A至图1D是依照本发明的第一实施例的一种形成金属氧化物半导体晶体管的制造流程剖面示意图。
请参照图1A，先提供一个基底100，且假设其可通过数个隔离结构102分为PMOS区与NMOS区。然后，在基底100上形成一个金属氧化物半导体晶体管。其中，基底100例如是硅基的基底(silicon based substrate)；而分开PMOS区与NMOS区的隔离结构102一般是浅沟槽隔离结构(shallowtrench isolation，STI)，其材料例如是氧化硅。而金属氧化物半导体晶体管的形成方法可依照元件的尺寸以及工艺的不同而有不一样的作法；举例来说，可先在隔离结构102之间的基底100上形成栅极结构104，而这个栅极结构104至少包括栅介电层104a、栅极104b及间隙壁104c。其中，栅介电层104a的材料例如是氧化硅、栅极104b的材料例如是掺杂多晶硅，而间隙壁104c的材料例如是氧化硅或氮化硅。此外，栅极结构104下方的基底100是作为此金属氧化物半导体场效晶体管的沟道区105。另外，上述栅极结构104还可以包含其它构件，但因为这是属于本发明所属技术领域中具有通常知识者可凭借既有的技术来推知，故在此不再赘述。
然后，请参照图1B，于栅极结构104两侧的基底100中形成源极与漏极106，其形成方法可以是采用传统的离子注入工艺；抑或，当半导体工艺进入深亚微米时代(如65nm以下)时，可利用像是选择性外延沉积工艺(selective epitaxial deposition)的方式仅在硅基的基底100中生长源极与漏极106，而不会在氧化硅或氮化硅上生长，其中选择性外延沉积工艺包括有气相外延工艺(vapor phase epitaxy)，其包括减压化学气相沉积外延沉积法(reduced pressure chemical vapor deposition epitaxial deposition)、常压化学气相沉积外延法(atmosphere chemical vapor deposition epitaxy)以及超高真空化学气相沉积外延法(ultra high vacuum chemical vapor deposition epitaxy)。再者，可以在形成源极与漏极106之前先在栅极结构104中的间隙壁104c底下形成源极与漏极延伸区108，以改善短沟道效应。其中，源极与漏极延伸层108的材料例如是具有掺杂物(dopant)的单晶硅、外延硅、硅锗(SiGe)或碳化硅(SiC)等材料，而源极与漏极延伸层108的形成方法与源极与漏极106的形成方法相似，如传统的离子注入工艺或是选择性外延沉积工艺。而且，上述源极与漏极延伸层108及源极与漏极106都可以在形成期间进行原位(in-situ)掺杂而注入掺杂物或是以非原位(ex-situ)掺杂方式注入掺杂物。
然后，此时可进行图1C的步骤，进行一自行对准金属硅化工艺(self-aligned metal silicidation process)，以于栅极结构104中的栅极104b表面以及源极与漏极106的表面形成一层自行对准硅化金属层(metal salicidelayer)110。而上述硅化金属层110的材料是选自包括硅化钛、硅化镍、硅化钴、硅化铂、硅化钨、硅化钽、硅化钼所组成的材料群中的一种材料。此外，形成于栅极104b表面的硅化金属层110与形成于源极与漏极106的表面的硅化金属层110可以是不同材料的硅化金属层，且其制造流程可因此而稍作变化；譬如先将栅极104b表面用一层顶盖层遮住，直到源极与漏极106的表面的硅化金属层110形成后再将上述顶盖层去除，并接着形成栅极104b表面的硅化金属层110。
之后，请参照图1D，于基底100上沉积一层接触窗蚀刻中止层(contactetching stopper layer，CESL)112，以覆盖上述金属氧化物半导体晶体管104，其中沉积接触窗蚀刻中止层112的方法例如是利用化学气相沉积工艺于基底上沉积一层氮化硅层。而接触窗蚀刻中止层112可以是压缩介电层(compressive dielectric film)或张力介电层(tensile dielectric film)。接着，对接触窗蚀刻中止层112进行一道紫外线固化程序(UV curing)114，在此同时对基底100进行一道红外线(IR)处理116。其中，紫外线固化程序114的温度约在摄氏150度至摄氏700度之间、时间约在10秒至60分钟之间、UV光波长则例如是包含100nm～400nm波长区间。而且，上述红外线处理116的功率密度(power density)譬如是在0.7～14.1W/cm2之间；优选则是在1.4～7.0W/cm2之间。
由于本实施例在进行紫外线固化程序的同时加入红外线处理，所以具有修补基底中损伤的效果，因此可在增进金属氧化物半导体晶体管的功效的同时，有效降低晶体管的结漏电。举例来说，当第一实施例中的金属氧化物半导体晶体管是NMOS时，可在基底上镀上一层张力介电层(如氮化硅层)后，在进行紫外线固化程序114的同时做一道红外线(IR)处理116，如此可增强张力介电层的张应力直至大于1.8GPa，以得到最大的NMOS驱动电流，并且因为有加一道对基底的红外线处理，因此可修补因之后注入工艺所造成的损伤，大幅改善NMOS的结漏电，进而提升良率。
第二实施例图2A至图2D是依照本发明的第二实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
请参照图2A，先提供一个基底200，且假设其可通过数个隔离结构202分为PMOS区与NMOS区。然后，在基底200上形成一个金属氧化物半导体晶体管。而金属氧化物半导体晶体管的形成方法可依照元件的尺寸以及工艺的不同而有不一样的作法；举例来说，可先在隔离结构202之间的基底200上形成栅极结构204，其至少包括有栅介电层、栅极及间隙壁，而其详细结构可参照上一实施例或是本发明所属技术领域中的技术人员可凭借既有的技术来推知的工艺与结构，故在此不再赘述。
然后，请参照图2B，于栅极结构204两侧的基底200中形成源极与漏极206，其形成方法可以是采用传统的离子注入工艺或上一实施例中所描述的选择性外延沉积工艺，其中选择性外延沉积工艺例如气相外延工艺，其包括减压化学气相沉积外延沉积法、常压化学气相沉积外延法以及超高真空化学气相沉积外延法等方法。此外，在形成源极与漏极206之前可选择于在栅极结构204中的间隙壁底下先形成所谓的源极与漏极延伸区208，以改善短沟道效应。其中，源极与漏极延伸层208的材料与形成方法如上一实施例所述。
接着，请参照图2C，进行一自行对准金属硅化工艺，以于栅极结构204中的栅极表面以及源极与漏极206的表面形成一层自行对准硅化金属层210。其中，自行对准金属硅化工艺例如是先在基底200上沉积一层金属层(未绘示)，使金属层覆盖栅极结构204的栅极表面及源极与漏极206的表面，然后再使前述金属层与含硅的栅极结构204、源极与漏极206产生硅化反应，之后去除未参与反应的金属层。而硅化金属层210的材料是选自包括硅化钛、硅化镍、硅化钴、硅化铂、硅化钨、硅化钽、硅化钼所组成的材料群中的一种材料。此外，形成于栅极结构204表面与形成于源极与漏极206的表面的硅化金属层210可以是相同的或者不同的材料。举例来说，当形成于栅极结构204表面与形成于源极与漏极206的表面的硅化金属层210是不同的材料时，其制造流程可因而稍作变化；譬如先将栅极结构204表面用一层顶盖层遮住，直到源极与漏极206的表面的硅化金属层210形成后再去除上述顶盖层，并接着形成栅极结构204表面的另一硅化金属层210。
之后，请参照图2D，于自行对准金属硅化工艺后的阶段中，对基底200进行一道红外线(IR)处理212，以修补基底200中的损伤，其中红外线处理212的功率密度譬如是在0.7～14.1W/cm2之间；且优选是在1.4～7.0W/cm2之间。之后，可选择于基底200上沉积一层接触窗蚀刻中止层(CESL)覆盖上述金属氧化物半导体晶体管204，其方法包括利用化学气相沉积工艺于基底200上沉积一氮化硅层。而且，当前述金属氧化物半导体晶体管204是PMOS时，则接触窗蚀刻中止层是一层压缩介电层(compressive dielectric film)；反之，当前述金属氧化物半导体晶体管是NMOS时，则接触窗蚀刻中止层为一层张力介电层(tensile dielectric film)，藉以改善PMOS区与NMOS区的结构应力。
由于第二实施例可选择在进行自行对准金属硅化工艺之后的任一阶段进行红外线处理，所以能够修补基底中损伤，而有效降低晶体管的结漏电。此外，当如果自行对准金属硅化工艺发展到硅化镍工艺时，第二实施例的方法因为其温度大多不大于摄氏400度，所以不会影响硅化镍工艺。
以下是依照本发明的方法所得到的金属氧化物半导体晶体管(MOS)以及传统上未经红外线(IR)处理过的金属氧化物半导体晶体管在电性上面的比较。
请先参考图3与图4，这两个图分别是依照本发明的方法所得到的NMOS及PMOS相较于传统上未经红外线(IR)处理过的NMOS及PMOS在结漏电(junction leakage，JLeak)方面的比较图，其中依照本发明的方法所得到的方块A与C主要是采取第一实施例所描述的方式，且其中红外线处理的功率密度约为5.66W/cm2。从图3与图4可知，传统上未经红外线处理过的NMOS(方块B)及PMOS(方块D)的结漏电均比本发明的NMOS(方块A)及PMOS(方块C)的结漏电高出25.89％。因此，本发明确实可有效降低金属氧化物半导体晶体管的结漏电，进而提升良率。
另外，图5是以依照本发明的方法所得到的NMOS与未经紫外线固化程序(UV curing)与红外线(IR)处理过的NMOS在JD方面的比较图。从图5可知未经紫外线固化程序与红外线处理过的NMOS(请见方块F)在结漏电方面足足比依照本发明的方法所得到的方块E增加15倍。
综上所述，本发明因为使用传统上想要尽量滤掉的红外线(IR)来对基底进行处理，以修补基底中因为注入工艺或其它工艺而导致的损伤，故可有效降低晶体管的结漏电。此外，如在进行紫外线固化程序的同时配合利用红外线处理，还可有效增强氮化硅的张应力至1.4GPa以上，进而增进NMOS的驱动电流约12％以上。
虽然本发明已以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种形成金属氧化物半导体晶体管的方法，包括提供基底；于该基底上形成金属氧化物半导体晶体管；于该基底上沉积接触窗蚀刻中止层，以覆盖该金属氧化物半导体晶体管；以及对该接触窗蚀刻中止层进行紫外线固化程序，同时对该基底进行红外线处理。
2.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中该红外线处理的功率密度是在0.7～14.1W/cm2之间。
3.如权利要求2所述的形成金属氧化物半导体晶体管的方法，其中该红外线处理的功率密度是在1.4～7.0W/cm2之间。
4.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中该紫外线固化程序的温度在摄氏150度至摄氏700度之间。
5.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中该紫外线固化程序的时间在10秒至60分钟之间。
6.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中该紫外线固化程序的UV光波长包含100nm～400nm波长区间。
7.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中于该基底上形成该金属氧化物半导体晶体管的步骤后，还包括进行自行对准金属硅化工艺。
8.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中于该基底上沉积该接触窗蚀刻中止层的方法包括利用化学气相沉积工艺于该基底上沉积氮化硅层。
9.如权利要求1所述的形成金属氧化物半导体晶体管的方法，其中该接触窗蚀刻中止层包括压缩介电层或张力介电层。
10.一种形成金属氧化物半导体晶体管的方法，包括提供基底；于该基底上形成金属氧化物半导体晶体管；进行自行对准金属硅化工艺；以及对该基底进行红外线处理，以修补该基底中的损伤。
11.如权利要求10所述的形成金属氧化物半导体晶体管的方法，其中该红外线处理的功率密度是在0.7～14.1W/cm2之间。
12.如权利要求11所述的形成金属氧化物半导体晶体管的方法，其中该红外线处理的功率密度是在1.4～7.0W/cm2之间。
13.如权利要求10所述的形成金属氧化物半导体晶体管的方法，其中对该基底进行该红外线处理之后还包括于该基底上沉积接触窗蚀刻中止层，以覆盖该金属氧化物半导体晶体管。
14.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中于该基底上沉积该接触窗蚀刻中止层的方法包括利用化学气相沉积工艺于该基底上沉积氮化硅层。
15.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中当该金属氧化物半导体晶体管是PMOS，则该接触窗蚀刻中止层为压缩介电层。
16.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中当该金属氧化物半导体晶体管是NMOS，则该接触窗蚀刻中止层为张力介电层。
全文摘要
一种形成金属氧化物半导体晶体管的方法，是先提供一基底，再于基底上形成一个金属氧化物半导体晶体管。接着，进行一道自行对准金属硅化工艺，之后对基底进行一道红外线处理，以修补前述基底中的损伤。由于上述方法能够修补前述基底中的损伤，所以可有效降低金属氧化物半导体晶体管的结漏电，进而提升良率。
文档编号H01L21/70GK101083212SQ20061008422
公开日2007年12月5日 申请日期2006年5月29日 优先权日2006年5月29日
发明者陈能国, 邹世芳, 蔡腾群, 黄建中 申请人:联华电子股份有限公司