专利名称：半导体发光器件及其制造方法
技术领域：
本发明涉及一种用作例如照明、信息显示设备和信息传送设备的光源的半导体发光器件及其制造方法。
背景技术：
通常，对于发光二极管(下文中称为LED)提高内部产生的光的出射效率即外部发射效率是很重要的。
为了提高LED的外部发射效率，通常使用对于发射波长透明的LED衬底。
当对发射波长不透明的衬底用于LED时，该衬底吸收所发射的光，因此光基本上只发射到与相对于发光层的衬底侧不同的一侧的面(下文中称为上表面)上。
另一方面，当对发射波长透明的衬底用于LED时，光不仅从上表面发射而且从其他面发射。此外，在LED的衬底侧表面(下面称为下表面)被接合时，从发光层向衬底侧行进的光会被下表面反射从而从上表面和横侧面等发射。
具有这样的透明衬底的LED通常应用于使用InGaAsP基半导体材料的红外LED、使用AlGaAs基半导体材料的红外和红色LED、使用GaAsP基半导体材料的黄色LED、使用GaP基半导体材料的绿色LED等。
近年来，在使用AlGaInP基半导体材料的红色、黄色和绿色LED的开发中，用于把多个衬底直接相互接合的晶片键合技术正得到迅速实际应用。采用晶片键合技术，对于发射波长透明的衬底被接合到LED衬底从而提高了LED的外部发射效率。
此类第一现有技术在JP 3230638 B中公开。在第一现有技术中，通过加压及高温处理，GaP(镓磷)基透明衬底被直接接合到形成在GaAs衬底上的AlGaInP(铝镓铟磷)基半导体层表面。
第二现有技术在JP 3532953 B中公开。在第二现有技术中，LED发光层和透明层通过含In(铟)的接合层晶片键合。
第三现有技术在JP 2001-53056 A中公开。在第三现有技术中，首先在生长于第一衬底上的外延层上通过掩模生长第二外延层，并在该第二外延层上形成到达该掩模的沟槽。接着，在将第二衬底晶片键合到第二外延层上之后，将蚀刻剂置入沟槽中以蚀刻掉该掩模。这样，第二外延层和第二衬底从第一衬底和第一外延层分离。
此外，第四现有技术在JP 2001-57441 A中公开。在第四现有技术中，在第一半导体衬底和第二半导体衬底接合在一起之前，沟槽形成在至少第一半导体衬底和第二半导体衬底的接合表面之一上。
然而，各个现有技术具有下面的问题。
即，在第一现有技术中，难于以优异的产率把透明衬底的整个表面均匀接合到具有2英寸或3英寸直径的晶片，该晶片在LED制造中是通常使用的。
在由本申请人进行的测试中，采用图11A的示意性前视图和图11B的示意性平面图中所示的夹具(jig)50，作为GaP透明衬底的第二晶片123被挤压与由GaAs衬底和形成在GaAs衬底上的AlGaInP基半导体层构成的第一晶片122紧密接触，并在加热炉中进行高温处理。这里，第一和第二晶片122、123均是具有2英寸直径的晶片。
当第一和第二晶片122、123在高温处理之后从加热炉中取出时，第一和第二晶片122、123具有裂纹，因此不能进行下面的制造步骤。
图12A是示出接合前第一晶片122的示意性平面图，且图12B是示出沿图12A中的XIIB-XIIB线观察的示意性剖面图。
图13A是示出接合后的第一和第二晶片122、123的示意性平面图，且图13B是从图13A的XIIIB-XIIIB线观察的示意性剖面图。
如图13A和13B所示，在第一和第二晶片122、123中产生裂纹112，且在晶片的中心和径向外部产生类岛状态的接合部分110，从而接合部分以外的部分不被接合。结果，发生了接合失效。
因此，第一现有技术具有难以应用到LED的大规模生产的问题。
在第二现有技术中，在LED层形成在生长衬底上之后以及透明衬底晶片被接合之前，除去生长衬底。除去生长衬底之后的LED层薄且易损坏，这导致产率减少。
此外，在第二现有技术中，为了抑制晶片键合中的晶片损坏和开裂，需要在晶片软化的温度下通过气动活塞挤压晶片的单元。这导致制造设备的复杂化和制造设备控制的复杂化。
第三现有技术没有提供晶片键合步骤的细节。
在第四现有技术中，根据本申请人进行的测试，使用夹具50，通过在由GaAs衬底和形成于其上的AlGaInP基半导体层构成的270μm厚的第一晶片122的表面上以280μm间距切割而形成宽30μm深30μm的沟槽，且作为GaP透明衬底的第二晶片123被挤压与第一晶片122紧密接触并在加热炉中进行高温处理。在这种情况下，第一和第二晶片122、123均是具有2英寸直径的晶片。
当第一和第二晶片122、123在高温处理之后从加热炉中取出时，这些晶片有时具有沿沟槽形成方向的裂纹。例如，在沿平行于<110>方向的方向延伸的沟槽和沿垂直于<110>方向的方向延伸的沟槽形成在第一晶片122上的情形，第一和第二晶片122、123裂成约10片且作为产品来说变成无用的。
发明内容
本发明的目的是提供一种用于半导体发光器件的制造方法，该方法能够以高产量容易地制造具有高的外部发射效率的半导体发光器件，而不引起接合失效和晶片损坏。
本发明的另一目的是提供能够通过这样的制造方向制造的半导体发光器件。
为了实现上述目的，提供了一种半导体发光器件，包括多个半导体层，至少包括发光层；和透明层，其透射来自所述发光层的光，所述各层堆叠在一起，其中所述半导体层和透明层的晶轴彼此大致对准，且所述透明层的横侧面方向处于相对于[100]方向的-15°到+15°范围内。
这里，术语“横侧面的方向”指的是横侧面的法线方向。
在于晶片上形成上述结构的半导体发光器件的情形中，如此排列使得透明层的横侧面方向落入相对于[100]方向的-15°到+15°范围内，以减轻分割晶片所需的应力并防止晶片开裂。
因此，能够以高产量容易地制造具有高的外部发射效率的半导体发光器件，而不引起接合失效和晶片开裂。
在本发明的一个实施例中，透明层具有多层结构。
根据此实施例中的半导体发光器件，即使当透明层具有多层结构时，也能够以高产量容易地制造具有高的外部发射效率的半导体发光器件。
在本发明的一个实施例中，透明层的横侧面是粗糙面。
根据此实施例的半导体发光器件，透明层的横侧面是粗糙面，这增加了光出射效率。
在本发明的一个实施例中，突起和凹陷形成在透明层的横侧面上。
根据此实施例中的半导体发光器件，突起和凹陷形成在透明层的横侧面上，这提高了光出射效率。
在本发明的一个实施例中，半导体层的四角被修整。
根据此实施例中的半导体发光器件，四角修圆的光掩模被贴附到形成有包括发光层的至少一个半导体层的第一晶片表面，然后蚀刻第一晶片，从而修圆第一晶片上的半导体层的角(见图7A)。特别是当半导体层的表面为方形时，由于连接第一和第二晶片之后强度不足，半导体层更易于出现缺陷。然而，在连接第一和第二晶片之前修整半导体层的角可以防止半导体层的缺陷。
此外，修整具有甚至在后续操作工艺中防止半导体层发生缺陷的效果。
而且，提供了半导体发光器件的制造方法，包括如下步骤在至少第一晶片表面上或第二晶片的表面上形成接合失效防止沟槽，所述第一晶片的所述表面上形成有包括发光层的至少一个半导体层，所述第二晶片对于所述发光层的发射波长是透明的；将第二晶片放置在第一晶片表面上，从而所述第一晶片的表面和第二晶片的表面彼此接触且第一晶片的晶轴和第二晶片的晶轴基本彼此对准；在所述第一晶片和第二晶片之间的接触表面上施加压力，同时加热所述接触表面；以及从所述第一晶片和第二晶片除去第一晶片的一部分，从而至少所述发光层保留在第二晶片上，其中所述接合失效防止沟槽延伸以关于晶片解理面{110}形成从30度到60度的角度。
根据该半导体发光器件的制造方法，接合失效防止沟槽形成在至少第一晶片表面或第二晶片表面上。接合失效防止沟槽延伸以关于晶片解理面{110}形成从30度到60度的角。在此情形，压力施加在第一晶片和第二晶片之间的接触面，同时加热该接触面。这样，如果第一晶片的热膨胀系数不同于第二晶片，则膨胀和收缩应力施加到接合失效防止沟槽的部分上。然而，由于接合失效防止沟槽在与最易破坏的晶片解理面{110}形成30度到60度角度的方向延伸，解理第一和第二晶片的应力减小，且因此可以防止晶片损坏。
即，在与晶片解理面{110}形成例如45度角的方向延伸的接合失效防止沟槽形成在第一晶片表面或第二晶片表面至少一个上，从而由膨胀和收缩产生的应力可以从解理方向分散，这使得可以均匀地接合第一晶片和第二晶片而不引起晶片开裂。
因此，能够以高产量容易地制造具有高的外部发射效率的半导体发光器件，而不引起接合失效和晶片开裂。
接合失效防止沟槽应该优选在与晶片解理面{110}形成45度角的方向延伸，因为此设置可以最大地分散由膨胀和收缩产生的应力。
此外，接合失效防止沟槽的延伸方向应该优选大致平行于第一晶片表面或第二晶片表面的至少之一。
即使在第一和第二晶片是气相外延中广泛使用的离角(off-angle)衬底的情况，也能够以高产量容易地制造具有高的外部发射效率的半导体发光器件。
用于半导体发光器件的制造方法适用于形成连接型半导体发光器件的情况。
在加热接触面的步骤中，第一和第二晶片经受例如700℃到1000℃的范围内的热处理。此外，进行热处理之后的第一和第二晶片冷却到例如室温。
在本发明的一个实施例中，第二晶片具有多层结构。
根据此实施例中的半导体发光器件的制造方法，即使当第二晶片具有多层结构时，也能够以高产量容易地制造具有高的外部发射效率的半导体发光器件。
在本发明的一个实施例中，应力弛豫膜放置在第一晶片或第二晶片的至少之一的接触面的相对面上。
根据此实施例中的半导体发光器件的制造方法，在应力弛豫膜设置在第一晶片或第二晶片的至少之一的接触面的相对面上时，压缩力施加到该接触面，同时加热该接触面。这允许进一步减少接触面上的应力分布偏差。
因此，能够实现将由热处理中的温度升降引起的由第一和第二晶片之间膨胀系数的差异而产生的应力从第一和第二晶片的晶片解理面均匀分散的效果，而且能够防止第一和第二晶片之间在其接触面上的接合失效。
在本发明的一个实施例中，应力弛豫膜在5kg/cm2到500kg/cm2范围内的缩紧表面压力下具有1.5％到3.0％范围内的应力弛豫率。
根据此实施例中的半导体发光器件的制造方法，在5kg/cm2到500kg/cm2范围内的缩紧表面压力下具有1.5％到3.0％范围内的应力弛豫率的应力弛豫膜允许有效减小第一晶片与第二晶片之间的接合面上的应力偏差。
更优选地，在5kg/cm2到20kg/cm2范围内的缩紧表面压力下具有1.8％到2.5％范围内的应力弛豫率。
在本发明的一个实施例中，应力弛豫膜具有从0.2mm到2.0mm的厚度。
根据此实施例的半导体发光器件的制造方法，具有从0.2mm到2.0mm厚度的应力弛豫膜允许有效减少第一晶片与第二晶片之间的接合面上的应力偏差。
在由本申请人进行的实验中，具有小于0.2mm厚度的应力弛豫膜不能实现足够的应力弛豫，而具有超过2.0mm厚度的应力弛豫膜难以向第一和第二晶片传送应力。
然而，根据应力弛豫膜的材料，0.2mm到2.0mm范围之外的某些厚度对该应力弛豫膜可能是最佳的。
在本发明的一个实施例中，多个接合失效防止沟槽以特定间距形成，从而面对接触面。
根据此实施例中的半导体发光器件的制造方法，采用以特定间距形成的处于面对接触面状态的多个接合失效防止沟槽，压缩力施加在接触面上同时该接触面被加热。这减小了在接触面上的应力偏差，且因此可以防止接触面上的第一和第二晶片之间的接合失效。
在本发明的实施例中，特定间距基本上等于通过分割第一和第二晶片所获得的芯片的宽度。
根据此实施例中的半导体发光器件的制造方法，接合失效防止沟槽以几乎等于通过分割第一和第二晶片所获得的芯片的宽度的间距设置，且因此沿接合失效防止沟槽分割第一和第二晶片使得可以容易地获得半导体发光器件芯片。
在本发明的一个实施例中，接合失效防止沟槽通过解理(dicing)而形成。
根据此实施例中的半导体发光器件的制造方法，接合失效防止沟槽通过解理而形成，且这带来了接合失效防止沟槽容易形成在第一晶片或第二晶片的至少之一的表面上的优点，以及第一晶片中的PN结部分可以被分割为尺寸等于芯片尺寸的优点，且因此容易在制造步骤过程中进行中途测试。
此外，由于接合失效防止沟槽通过解理形成，接合失效防止沟槽的沟槽宽度可以被降低，且切割裕量可以被减小，同时可以精确调整来自解理的角度。
在本发明的一个实施例中，接合失效防止沟槽通过蚀刻形成。
根据此实施例中半导体发光器件的制造方法，接合失效防止沟槽通过蚀刻形成，这带来接合失效防止沟槽容易形成在第一晶片或第二晶片的至少一个的表面上的优点，以及晶片蚀刻面通过蚀刻工艺之前的抗蚀剂施加而覆盖有保护层从而在抗蚀剂上预设期望的发光层图案允许在沟槽形成的同时形成各种发光图案的优点，以及第一晶片中的PN结部分可以分割为尺寸等于芯片尺寸的优点，且因此容易在制造步骤过程中进行中途测试。
在本发明的一个实施例中，接合失效防止沟槽具有从5μm到80μm的深度。
根据此实施例中半导体发光器件的制造方法，接合失效防止沟槽具有从5μm到80μm的深度，这使得能够有效减小接触面上的应力分布偏差。
如果接合失效防止沟槽太浅，即接合失效防止沟槽的深度小于5μm，则粘着表面变得不平且在接触面上产生未连接部分。
如果接合失效防止沟槽太深，即接合失效防止沟槽的深度大于80μm，则第一晶片或第二晶片的至少一个不再能承受应力并引起晶片开裂产生。
应该注意，其上形成有接合失效防止沟槽的第一晶片或第二晶片中的接合失效防止沟槽优选具有不小于100μm的从接合失效防止沟槽的底部到接触面的相对侧的深度。
在本发明的一个实施例中，第一晶片或第二晶片的至少一个具有从100μm到300μm的厚度。
根据此实施例中半导体发光器件的制造方法，第一晶片或第二晶片的至少一个具有从100μm到300μm的厚度，因此能够可靠保证防止晶片开裂的效果。
即，第一和第二晶片的小厚度带来更大灵活性和更有效的接合失效的减少，尽管第一和第二晶片变得更易于产生开裂。通过在接触面上形成接合失效防止沟槽，接触面上的应力可以减小且这使得即使第一晶片和第二晶片较薄时也能够防止它们开裂。
在本发明的一个实施例中，第一晶片的热膨胀系数与第二晶片不同。
根据此实施例半导体发光器件的制造方法，即使第一晶片的热膨胀系数与第二晶片的热膨胀系数不接近，也可以防止第一和第二晶片被接合第一晶片和第二晶片时的应力所破坏。
第一晶片的热膨胀系数与第二晶片的热膨胀系数不接近的典型例子是包括AlGaInP基外延层的GaAs衬底被用作第一晶片的例子且GaP衬底被用作第二晶片的例子。
图14A是示出接合之前的第一实验晶片的示意性平面图，且图14B是从图14A的线XIVB-XIVB观察的示意性剖面图。
如图14A和14B所示，当具有沿<110>方向形成在其表面上的接合失效防止沟槽226的第一实验晶片222被连接到第二实现晶片223时，第一和第二实验晶片222、223被膨胀和压缩应力所开裂，如图15所示。
当具有关于<110>方向成45°角形成在其表面上的接合失效防止沟槽的第一实验晶片被连接到第二实验晶片时，第一和第二实验晶片均没有裂纹。
在本发明的一个实施例中，在除去部分第一晶片之后，使用具有#7000到#2000的颗粒尺寸的解理刀将剩下的第一和第二晶片分成多个芯片，且在芯片横侧面上形成突起和凹陷。
根据此实施例中半导体发光器件的制造方法，突起和凹陷形成在芯片的横侧面上，这使得可以有效提高光出射。
根据此实施例，突起和凹陷形成在芯片横侧面上时的光出射效率是突起和凹陷不形成在芯片横侧面上时的光出射效率的1.3倍。
此外，解理刀的颗粒尺寸优选为#7000到#2000(4/6μm)。
在本发明的一个实施例中，在使用解理刀分割之后，蚀刻芯片的横侧面。
根据此实施例中半导体发光器件的制造方法，可以确定，通过在突起和凹陷形成在芯片横侧面上之后进行除去横侧面表面层上的损坏部分的蚀刻处理，起初被该损坏部分所吸收且不能出射的发射光可以发射到外部，这进一步提高了出射效率。
根据此实施例，应用蚀刻处理的器件的总光通量增加到两倍于没有进行该处理的器件的总光通量。在该情形，GaP衬底被用作第二晶片的实例，且GaP衬底浸在体积比为浓硫酸3∶过氧化氢溶液水1∶水1的混合溶液中，以除去GaP衬底的损坏层。应该注意，当突起和凹陷不形成在横侧面上时，可以类似地实现损坏层消除效果。
在本发明的一个实施例中，被接合失效防止沟槽围绕的半导体层的方形区的四角通过蚀刻而修整。
根据此实施例中半导体发光器件的制造方法，方形区的四角通过蚀刻而修整并倒圆，这防止发生四角区的缺陷。
在本发明的一个实施例中，电流阻隔层形成在第一晶片或第二晶片的至少一个上。
根据此实施例的半导体发光器件的制造方法，电流阻隔层形成在第一晶片或第二晶片的至少一个上，因此在第一晶片或第二晶片上形成与该电流阻隔层重叠的电极使得可以提高从电极侧面的光出射效率。
在本发明的一个实施例中，在除去部分第一晶片之后，尺寸基本等于电流阻隔层的引线接合侧电极形成在剩下的第一晶片上，从而与电流阻隔层交叠。
根据此实施例中的半导体发光器件的制造方法，尺寸基本等于电流阻隔层的引线接合电极形成在剩下的第一晶片上从而与电流阻隔层交叠，因此可以提高从引线接合侧电极的侧面的光出射效率。
在本发明的一个实施例中，电流阻隔层是形成在第一晶片或第二晶片的至少一个上的凹陷。
根据此实施例中半导体发光器件的制造方法，电流阻隔层是形成在第一晶片或第二晶片的至少一个上的凹陷，因此该凹陷可以通过例如蚀刻来形成。
因此，凹陷可以容易地形成在第一晶片或第二晶片的至少一个上。在本发明的一个实施例中，存在多个凹陷。
根据此实施例中的半导体发光器件的制造方法，存在多个凹陷且因此可能留下非凹陷部分。
这使得可以防止剩下的第一晶片抵抗通过引线接合侧电极施加的引线接合负载的机械强度降低。
在本发明的一个实施例中，尺寸基本上等于形成有多个凹陷的区域的引线接合侧电极形成在剩下的第一晶片上，从而与多个凹陷交叠。
根据此实施例中半导体发光器件的制造方法，尺寸基本上等于形成有多个凹陷的区域的引线接合侧电极形成在剩下的第一晶片上，从而与多个凹陷交叠，这使得可以提高从引线接合侧电极的侧面上出射的光的效率。
在本发明的一个实施例中，形成多个凹陷以使其被限制在与电流阻隔层交叠的区域中。
根据此实施例中的半导体发光器件的制造方法，形成多个凹陷以使其被限制在与电流阻隔层交叠的区域中，这使得可以可靠提高从引线接合侧电极的表面出射的光的效率。
当在晶片上形成本发明的半导体发光器件的情况中，透明层的横侧面关于{100}平面处于-15°到+15°范围的设置可以减小施加到晶片裂口的应力，并防止晶片开裂。因此，能够以高产量容易地制造具有高的外部发射效率的半导体发光器件而不引起接合失效和晶片开裂。
根据本发明的半导体发光器件的制造方法，接合失效防止沟槽延伸从而形成相对于晶片解理面{110}平面的30度到60度角度，接合失效防止沟槽形成在第一晶片表面或第二晶片表面的至少之一上，从而由膨胀和收缩产生的应力可以从解理方向分散。这使得可以均匀接合第一晶片和第二晶片而不引起晶片开裂。
因此，能够以高产量容易地制造具有高的外部发射效率的半导体发光器件而不引起接合失效和晶片开裂。
从下面给出的详细描述和仅通过示意方式给出的附图中，本发明将得到更充分的理解，附图不是为了限制本发明，其中图1是示出在本发明第一实施例中的半导体发光器件的制造方法中的接合步骤的图；图2A是在衬底上形成包括发光层的多个半导体层的示意图；图2B是解释第一晶片形成的示意图；图2C是示出第二晶片放置在第一晶片表面上的状态的示意图；
图2D是示出衬底和缓冲层从已经接合了第二晶片的第一晶片上除去的状态的示意图；图2E是示出第一晶片上的蚀刻停止层被蚀刻掉的状态的示意图；图2F是示出发光二极管的完成的产品的示意图；图3A是示出接合之前的第一晶片的示意性平面图；图3B是从图3A的线IIIB-IIIB观察的示意性剖面图；图4是示出接合之后的第一和第二晶片的示意性平面图；图5是示出本发明第一实施例的发光二极管的示意性透视图；图6是示出本发明另一实施例的发光二极管的示意性透视图；图7A是示出本发明另一实施例的发光二极管的示意性平面图；图7B是示出图7A中的发光二极管的示意性前视图；图8A是示出本发明另一实施例的发光二极管的示意性平面图；图8B是示出图8A中的发光二极管的示意性前视图；图9A是示出本发明另一实施例的发光二极管的示意性平面图；图9B是示出图9A中的发光二极管的示意性前视图；图9C是示出图9A中的发光二极管的第二晶片的示意性平面图；图10A是示出本发明另一实施例的发光二极管的示意性平面图；图10B是示出图10A的发光二极管的示意性前视图；图10C是示出图10A中的发光二极管的第二晶片的示意性平面图；图11A是示出半导体发光器件的常规制造方法的接合步骤状态的示意性前视图；图11B是示出半导体发光器件的常规制造方法的接合步骤状态的示意性平面图；图12A是示出接合前常规第一晶片的示意性平面图；图12B是从图12A的线XIIB-XIIB观察的示意性剖面图；图13A是示出接合之后常规的第一和第二晶片的示意性平面图；图13B是从图13A的线XIIIB-XIIIB观察的示意性剖面图；图14A是示出接合之前的第一实验晶片的示意性平面图；图14B是从图14A的线XIVB-XIVB所观察的示意性剖面图；图15是示出接合之后的第一和第二实验晶片的示意性平面图；和图16是示出常规半导体发光器件的示意性透视图。
具体实施例方式
下面将参考附图结合实施例描述本发明。
在下面本发明的一个实施例中，制造了作为AlGaInP基半导体发光器件的发光二极管，其具有包括四元量子阱的发光层。
图1示出了本发明一个实施例中的发光二极管的制造方法的接合步骤。
此接合步骤是将第一晶片22与第二晶片23接合的步骤，其中压缩应力通过作为应力弛豫膜示例的弛豫膜29施加到第一晶片22与第二晶片23之间的接触面，同时该接触面被加热。
第一晶片22具有n型GaAs衬底和形成在该n型GaAs衬底上并包括发光层的多层半导体层。
第二晶片23由对于从发光层发射的光透明的p型GaP衬底构成。即，p型GaP衬底作为第二晶片23的透明层的示例。
下面参考图2A到2F给出发光二极管制造方法的描述。应该注意，图2A到2E所示出的是将被切割为芯片的第一晶片22和第二晶片23的部分。
首先，如图2A所示，在n型GaAs衬底1上，形成n型GaAs缓冲层2、n型AlGaAs蚀刻停止层3、n型AlGaAs电流扩散层4、n型AlGaInP缓冲层5、n型AlInP覆层6、作为发光层示例的AlGaInP有源层7(具有四阱的MQW多量子阱结构)、间隙层16、p型AlInP覆层17、中间层18、p型GaInP第一连接接触层19、p型GaP第二连接接触层20和GaAs盖层21。各层通过MOCVD(金属氧化物化学气相沉积)工艺形成。
随后，如图2B所示，盖层21被除去，并除去通过除去盖层21而暴露的第二连接接触层20的2μm厚的部分(在图2B中由双点划线示出的部分)。然后，具有2μm厚的部分的第二连接接触层20的表面20a通过CMP(化学机械抛光)被抛光到镜面光滑状态。这样，获得了第一晶片22。
第一晶片22应该通过切削衬底的方式处理以预先防止接合失效。在本实施例中，n型GaAs衬底被切削以具有270μm的衬底厚度。如果衬底厚度太小，会引起第一晶片22开裂，且因此根据第一晶片22的材料和施加到第一晶片22的应力来确定其合适值。
接着，在第一晶片22的外延表面上，即第二连接接触层20的表面20a上，通过解理或通过使用光掩模和蚀刻而形成多个图3A、3B和4所示的接合失效防止沟槽26。每个接合失效防止沟槽26关于(0-11)平面形成约45°角。更具体而言，各个接合失效防止沟槽26关于晶片解理方向形成约45°角。换言之，各个接合失效防止沟槽26延伸从而关于晶片解理平面形成约45°角。这里，晶格取向和晶格表面分别由括在<>、[]和()、{}中的数字表示。在数字(标号)中，在晶体学中负数必须通过数字上增加“-”(横杠)来表达。然而，不能通过软件(微软公司的“WORD”)在数字上增加横杠，因此在此说明书中在数字前面增加负号来表示。
此后，如图2C所示，第二晶片23放置在作为第一晶片22表面的第二连接接触层20的表面20a上。结果，第二晶片23的表面23a与第二连接接触层20的表面20a形成接触。
此外，第二晶片23放置在连接接触层20的表面20a上，使得第一晶片22的取向平面大致与第二晶片23的取向平面对准。更具体地，第二晶片23放置在连接接触层20的表面上，使得第一晶片22的取向平面法线变得基本平行于第二晶片23的取向平面的法线。结果，第一晶片的晶轴几乎与第二晶片的晶轴对准。这样，第一晶片22的取向平面和第二晶片23的取向平面均为(0-11)平面。
接着，进行第一晶片22和第二晶片23的接合步骤。在接合步骤中，使用图1所示的夹具50将第一晶片22和第二晶片23接合。
夹具50由石英制成并具有用于支撑第一晶片22的下基底51、用于覆盖图1中的第二晶片23的上表面的加压板52、和在接收特定水平的力时挤压加压板52的加压部分53。
加压部分53如此设置从而由框54垂直引导，该框从前侧观察基本为U形。框54与下基底51啮合以将力适当传送到设置在下基底51和加压部分53之间的加压板52。
PBN(热解氮化硼)24设置在下基底51与第一晶片22之间。
第二晶片23的表面23a被镜面抛光并与第一晶片22的镜面抛光表面20a形成接触。
第二晶片23的表面23a与第一晶片22的表面20a形成接触，使得第一晶片22的表面20a的生长轴与第二晶片23的表面23a的生长轴对准。
弛豫膜29设置在作为第二晶片23的上表面并与第一晶片22和第二晶片23之间的接触面相对的面上。更具体而言，弛豫膜29与第二晶片23的表面形成接触，该表面与第一晶片22一侧相对。
弛豫膜29由在5kg/cm2到500kg/cm2范围内的缩紧表面压力下具有1.5％到3.0％范围内的应力弛豫率的材料形成，并具有1mm的厚度。
此外，PBN 25放置在弛豫膜29的上表面上(与第二晶片23一侧相对的面)，且夹具的加压板52与PBN 25的上表面(与弛豫膜29一侧相对的面)形成接触。然后，适当的力被施加到夹具的加压部分53，从而压缩力通过加压板52和弛豫膜29施加到第一晶片22与第二晶片23之间的接触面。在此状态，第一和第二晶片22、23以及夹具50置于加热炉中并在750℃被加热一小时。这样，压缩力施加到第一和第二晶片22、23的接触面，其状态为应力偏差被弛豫膜29减小。结果，如图2D所示，在几乎整个接触面上形成足够的接合表面40。
此外，接合失效防止沟槽26不仅能减小倾向于引起开裂的解理方向的应力并防止晶片开裂，而且能在整个第一和第二晶片22、23上提供充分的接合状态。
在加热和冷却后，接合的第一和第二晶片22、23被从加热炉中取出。进行此晶片键合(直接接合)的第一和第二晶片22、23的接合体没有图13A所示的开裂、接合失效等。
此后，通过NH4OH-H2O2混合溶液蚀刻掉包括在第一晶片22中的GaAs衬底1和n型缓冲层2。
接着，如图2E所示，蚀刻掉包括在第一晶片22中的n型AlGaAs蚀刻停止层3。
然后，如图2F所示，在通过除去蚀刻停止层3而暴露出的电流扩散层4的表面上形成引线接合侧电极45。对第二晶片23与第一晶片22相对的表面进行背部磨制(back grinding)，以形成第二晶片23为特定厚度。在背部磨制之后，在第二晶片23与第一晶片22一侧相对的面上形成管芯接合侧电极46。
接着，为了合金化晶片与电极之间的连接部分，在约450℃下进行热处理15分钟。
然后，其上形成有电极的第一和第二晶片22、23通过解理被分割成芯片，由此完成发光二极管。
于是，相对于晶片解理方向形成约45°角的接合失效防止沟槽26形成在作为接合面的第一晶片22表面20a上，因此可以防止第一和第二晶片22、23的接合体具有裂纹、接合失效等。
因此，可以通过相对简单的方法沿整个面均匀接合第一和第二晶片22、23而不引起晶片开裂。结果，能够以高于常规情况的产量制造具有高的发射强度的发光二极管。
此外，使接合失效防止沟槽26之间的间距对应于芯片尺寸，从而能够相对容易地将第一和第二晶片22、23的接合体沿接合失效防止沟槽26分割为芯片。
此外，分割为芯片所采用的解理的颗粒尺寸应该优选处于#7000到#2000(No.7000到No.2000)的范围中。
此外，通过蚀刻形成接合失效防止沟槽26带来能够容易地使用光掩模在第一晶片22的表面20a上形成电流阻隔层的优点。
虽然在本实施例中已经制造了具有MQW结构发光层的发光二极管，可以制造量子阱结构以外的发光层结构的发光二极管。
此外，本发明可以广泛用于具有与此实施例不同的组成的发光二极管。更具体而言，本发明适用于任何发光二极管，而不限于所述组成和发射颜色，例如红(AlGaAs等)、蓝(GaN、InGaN、SiC等)、黄(AlGaInP等)和绿(AlGaInP等)。
虽然在此实施例中，与晶片解理方向形成约45°角的接合失效防止沟槽26形成在作为接合面的第一晶片22的表面20a上，由接合失效防止沟槽26关于晶片解理方向形成的角度不限于45°。更具体而言，接合失效防止沟槽延伸从而相对于晶片解理平面{1-10}形成30度到60度角，且可以形成在作为接合面的第一晶片22的表面20a上。
在此接合失效防止沟槽形成在作为接合面的第一晶片22的表面20a上的情况，获得图5所示的发光二极管。在此发光二极管中，第二晶片23的横侧面(阴影)的方向关于<100>方向处于-15°到+15°范围。更具体而言，第二晶片23的横侧面的法线平行于关于<100>方向-15°到+15°范围的方向。在该情形，第二晶片23的横侧面的例子包括(100)平面、(-100)平面、(010)平面、(0-10)平面、(001)平面、和(00-1)平面。更具体而言，第二晶片23的横侧面的例子是{100}平面。在发光二极管中，具有平行于<110>方向的法线的面由双点划线示出。
另一方面，在由常规制造方法制造的发光二极管中，具有平行于<110>方向的法线的面由图16中的双点划线示出。
应该注意，图5中的参考标号30代表由n型AlGaAs电流扩散层4、n型AlGaInp缓冲层5、n型AlInP覆层6、AlGaInP有源层7、间隙层16、p型AlInP覆层17、中间层18、p型GaInP第一连接接触层19和p型GaP第二连接接触层20构成的外延层。此外，在图16中，对应于图5中的组成元件的组成元件由与图5中的组成元件相同的参考标号指定。
虽然此实施例中使用由GaP制成的第二晶片23，也可以使用由GaP以外的材料制成的第二晶片。
此外，本发明的第二晶片可以是由对于发光层不透明的衬底和形成在其上的对光透明的透明层构成的晶片，在此情况下，透明层应该连接到第一晶片表面。
本发明也适用于发光二极管以外的半导体激光器等。
虽然此实施例中的弛豫膜29在5kg/cm2到500kg/cm2范围内的缩紧表面压力下具有1.5％到3.0％的应力弛豫率，但是弛豫膜29在5kg/cm2到500kg/cm2范围内的缩紧表面压力下仅需要具有1.5％到5.0％范围的应力弛豫率。更具体而言，在5kg/cm2到20kg/cm2范围内的缩紧表面压力下应力弛豫率应该是1.8％到2.5％。
此外，弛豫膜29的厚度不限于1mm，且可以适当设置在0.2mm到2.0mm范围。
此外，弛豫膜29可以放置在第一晶片22的下表面(在下基底51一侧的面)上，而不是第二晶片23的上表面(在加压部分53一侧的面)上。
此外，在此实施例中的发光二极管中，第二晶片23的横侧面可以是粗糙表面，或者突起和凹陷可以形成在第二晶片23的横侧面上(包括阴影面的横侧面)，如图6所示。
此外，如图7A和7B所示，外延层30的四角可以通过修整而倒圆。
此外，如图8A和8B所示，与引线接合侧电极45交叠的电流阻隔层27形成在第二晶片23的表面23a上。这样，电流阻隔层27形状基本与引线接合侧电极45相同。即，电流阻隔层的尺寸基本等于引线接合侧电极45的尺寸。此外，电流阻隔层27不形成在未与引线接合侧电极45交叠的区域中。即，电流阻隔层27形成为限制在与引线接合侧电极45交叠的区域中。
电流阻隔层27可以由例如绝缘材料形成。
从电流阻隔层27旁通过的电流流到AlGaInP有源层7。因此，光不是从引线接合侧电极45下面的区域中发光，该处所发射的光不能从引线接合侧面出射，而是在引线接合侧电极45周围的区域发光，该处所发射的光可以出射。这允许提高引线接合侧面的光出射效率。
此外，如图9A、9B和9C所示，与引线接合侧电极45交叠的一个凹陷28可以形成在第二晶片23的表面23a上。这样，凹陷28不形成在不与引线接合侧电极45交叠的区域中。即，凹陷28被形成为被限定在与引线接合侧电极45交叠的区域中。此外，凹陷28基本形成在第二晶片23的表面23a的中心。
凹陷28可以通过例如蚀刻技术而容易地形成。当然，在连接第一晶片22和第二晶片23之前进行凹陷28的形成。
在形成凹陷28的情况下，实现了与形成电流阻隔层27的情况中相同的效果。
此外，可以形成多个凹陷28，如图10A、10B和10C所示。在此情形，所有凹陷28被形成为被限定在与引线接合侧电极45交叠的区域中。此外，多个凹陷28形成为大致聚集在第二晶片23的表面23a的中心。
应该注意，图10C中的双点划线圆圈代表与引线接合侧电极45交叠的区域。在此区域中，存在没有形成凹陷28的区域。即，该区域包括非凹陷部分。
图9A、9B、9C和图10A、10B、10C中凹陷28的深度如此设定从而第二晶片23能承受来自上侧的引线接合负载。
如上描述了本发明的实施例，明显其可以以各种方式改变。这样的变体不应被看作脱离了本发明的精神和范畴，且所有对本领域技术人员明显的改进也包括在权利要求的范畴内。
参考标号7 AlGaInP有源层22 第一晶片23 第二晶片26 接合失效防止沟槽27 电流阻隔层28 凹陷29 弛豫膜30 外延层
权利要求
1.一种半导体发光器件，包括多个半导体层，至少包括发光层；和透明层，其透射来自所述发光层的光，所述各层堆叠在一起，其中所述半导体层和透明层的晶轴彼此大致对准，且所述透明层的横侧面方向关于[100]方向处于-15°到+15°范围。
2.根据权利要求1所述的半导体发光器件，其中所述透明层具有多层结构。
3.根据权利要求1所述的半导体发光器件，其中所述透明层的横侧面是粗糙面。
4.根据权利要求1所述的半导体发光器件，其中突起和凹陷形成在所述透明层的横侧面上。
5.根据权利要求1所述的半导体发光器件，其中所述半导体层的四角被修整。
6.一种半导体发光器件的制造方法，包括如下步骤在第一晶片的表面或第二晶片的表面的至少之一上形成接合失效防止沟槽，所述第一晶片的所述表面上形成有包括发光层的至少一个半导体层，所述第二晶片对于所述发光层的发射波长是透明的；将第二晶片放置在第一晶片表面上，从而所述第一晶片的表面和第二晶片的表面彼此接触且第一晶片的晶轴和第二晶片的晶轴基本彼此对准；在所述第一晶片和第二晶片之间的接触表面上施加压力，同时加热所述接触表面；以及从所述第一晶片和第二晶片除去第一晶片的一部分，使得至少所述发光层保留在第二晶片上，其中所述接合失效防止沟槽延伸以关于晶片解理面{110}形成从30度到60度的角度。
7.根据权利要求6所述的半导体发光器件的制造方法，其中所述第二晶片具有多层结构。
8.根据权利要求6所述的半导体发光器件的制造方法，其中应力弛豫膜设置在第一晶片或第二晶片的至少之一的接触表面的相对面上。
9.根据权利要求8所述的半导体发光器件的制造方法，其中所述应力弛豫膜在5kg/cm2到500kg/cm2范围内的缩紧表面压力下具有1.5％到3.0％的应力弛豫率。
10.根据权利要求8所述的半导体发光器件的制造方法，其中所述应力弛豫膜具有从0.2mm到2.0mm的厚度。
11.根据权利要求6所述的半导体发光器件的制造方法，其中多个接合失效防止沟槽以特定间距形成，从而面对所述接触表面。
12.根据权利要求11所述的半导体发光器件的制造方法，其中所述特定间距基本等于分割所述第一晶片和第二晶片所获得的芯片的宽度。
13.根据权利要求6所述的半导体发光器件的制造方法，其中所述接合失效防止沟槽通过解理形成。
14.根据权利要求6所述的半导体发光器件的制造方法，其中所述接合失效防止沟槽通过蚀刻形成。
15.根据权利要求6所述的半导体发光器件的制造方法，其中所述接合失效防止沟槽具有从5μm到80μm的深度。
16.根据权利要求6所述的半导体发光器件的制造方法，其中所述第一晶片或第二晶片的至少之一具有从100μm到300μm的厚度。
17.根据权利要求6所述的半导体发光器件的制造方法，其中所述第一晶片的热膨胀系数不同于第二晶片。
18.根据权利要求6所述的半导体发光器件的制造方法，其中在除去部分第一晶片后，剩下的第一晶片和第二晶片被解理刀分成多个芯片，该解理刀具有从#7000到#2000的颗粒尺寸，且突起和凹陷形成在所述芯片的横侧面上。
19.根据权利要求18所述的半导体发光器件的制造方法，其中在使用所述解理刀分割之后，蚀刻所述芯片的横侧面。
20.根据权利要求6所述的半导体发光器件的制造方法，其中被所述接合失效防止沟槽所围绕的半导体层的方形区的四角通过蚀刻而修整。
21.根据权利要求6所述的半导体发光器件的制造方法，其中电流阻隔层形成在所述第一晶片或第二晶片的至少之一上。
22.根据权利要求21所述的半导体发光器件的制造方法，其中在除去部分所述第一晶片之后，尺寸基本与所述电流阻隔层相同的引线接合侧电极形成在剩下的第一晶片上，从而与所述电流阻隔层交叠。
23.根据权利要求21所述的半导体发光器件的制造方法，其中所述电流阻隔层是形成在所述第一晶片或第二晶片的至少之一上的凹陷。
24.根据权利要求21所述的半导体发光器件的制造方法，其中存在多个凹陷。
25.根据权利要求24所述的半导体发光器件的制造方法，其中尺寸基本与形成有多个凹陷的区域相同的引线接合侧电极形成在剩下的第一晶片上，从而与所述多个凹陷交叠。
26.根据权利要求24或25所述的半导体发光器件的制造方法，其中所述多个凹陷形成为被限定在与所述电流阻隔层交叠的区域中。
全文摘要
本发明提供了一种半导体发光器件及其制造方法，该半导体发光器件通过层叠包括AlGaInP有源层的外延层(30)和透射从有源层产生的光的第二晶片(23)而形成。外延层(30)和第二晶片(23)的晶轴彼此大致对齐，并关于所述第二晶片(23)的横侧面{100}处于－15°到+15°范围。该具有高外部发射效率的连接型半导体发光器件允许以高产量容易地在整个晶片表面上实现均匀的晶片键合，而不引起接合失效和晶片开裂。
文档编号H01L33/06GK1893134SQ20061010064
公开日2007年1月10日 申请日期2006年6月30日 优先权日2005年6月30日
发明者龟谷英司, 井口缘织, 渡边信幸, 村上哲朗 申请人:夏普株式会社