专利名称：Mos晶体管及其形成方法
技术领域：
本发明涉及半导体领域，尤其涉及一种带有袋状区的MOS晶体管及其形
成方法o
背景技术：
在沟道长度为0.18pm以下的金属-氧化物-半导体晶体管(MOSFET) 器件中通常形成袋状区(pocket/halo )。源/漏极之间的沟道长度的缩小，由于 源/漏极耗尽区之间过于接近，会导致出现不希望的穿通(punch through)电 流。 一个有效的防止穿通(punch through)电流的方法是在围绕源/漏极附近 形成袋状区(pocket/halo )。这些区域的导电类型与半导体衬底或者形成 MOSFET区域的掺杂阱的导电类型相同，但是其掺杂浓度比半导体衬底或者 掺杂阱的浓度要大，与不带有袋状区的MOSFET相比，可以减小耗尽区的耗 尽程度，因此产生较小穿透电流。但是，在形成袋状区工艺中由于袋状区的 瞬态增强扩散效应(TED)会导致袋状区的离子分离扩散进入低掺杂源/漏延 伸区(LDD)，造成漏电 流o
现有技术中，为了防止袋状区瞬态增强扩散效应，避免影响后续制造源/ 漏极延伸区的结深度从而影响器件性能，通过在进行离子注入工艺形成袋状 区掺杂区后，进行快速热退火工艺，活化袋状区掺杂区，以抑制瞬态增强扩
散效应。具体工艺流程如下
首先参照图1,为现有技术形成具有超浅结延伸区MOS晶体管的流程示 意图。首先提供一带有栅极结构的半导体衬底，所述栅极结构包括栅极氧化 层、多晶娃层。执行步骤SIO，进行第一离子注入工艺，利用n型杂质如As离子作为杂 质，注入能量约为60 80KeV,优选为70KeV,注入剂量约为1E13cm-2，以 对未被栅极结构覆盖的半导体衬底进行掺杂，在栅极结构两侧的半导体衬底 中形成袋状区掺杂区。
执行步骤S20，进行第一快速热退火工艺，活化注入袋状区掺杂区的杂质， 并抑制瞬态增强扩散效应。
执行步骤S30,进行第二离子注入工艺，利用p型杂质如B离子作为杂 质，注入能量约为2 3KeV,注入剂量约为lE15cm々至1E16cm-2,以在栅极 结构两侧半导体衬底中各形成源极延伸区以及漏极延伸区。
接着，在半导体衬底以及栅极表面沉积介电层，如氧化硅，之后进行各 向异性回蚀刻工艺除去介电层，并使残留在栅极两侧的介电层形成侧墙。
执行步骤S40,进行第三离子注入工艺。利用p型杂质如B离子作为杂 质，注入能量约为5KeV,注入剂量约为1E15cm-2，以在侧墙外侧的半导体衬 底中各形成源/漏掺杂区。
最后，执行步骤S50,进行第二热退火工艺，同时活化源/漏极延伸掺杂 区以及重掺杂源/漏掺杂区，完成具有超浅结延伸区的PMOS晶体管的制造。
在专利号为01123214的中国专利中还可以发现更多与上述技术方案相关 的4言息。
但是在上述工艺中，通过增加热退火工艺来进行抑制瞬态增强扩散效应，
退火温度为iooo。c,时间为io秒，在如此高温下退火，尽管退火时间4交短， 也会增加半导体器件的热预算，极大地增加了工艺成本。同时随着器件变小 和超浅结的要求，采用热退火来抑制瞬态增强扩散效应，其本身会带来杂质
的进一步扩散，其抑制TED效应的作用也有限，这不利于超小器件的形成。 发明内容本发明解决的问题是提供一种MOS晶体管及其形成方法，降低MOS晶 体管的结漏电流，提高MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括如下步 骤提供带有栅极结构的半导体衬底；在栅极结构两侧半导体衬底中形成袋 状区和掺杂F离子区域，所述掺杂F离子区域位于袋状区的周围；在栅极结 构两侧半导体衬底上形成侧墙；在栅极结构两侧半导体衬底中形成重掺杂源/ 漏区。
可选地，掺杂F离子区域为在形成袋状区之前、之后或者同时通过离子 注入形成。
可选地，所述注入F离子的能量范围为2至40KeV。 可选地，所述注入F离子的剂量范围为1E14至3.5E15cm—2。 可选地，所述注入F离子的角度范围为0至35°。
可选地，所述MOS晶体管的沟道导电类型为n型，形成袋状区所注入的 离子为B离子，注入的能量范围为3至20KeV，剂量范围为1E13至1E14cm气
可选地，所述MOS晶体管的沟道导电类型为p型，形成袋状区所注入的 离子为P离子，注入的能量范围为7至30KeV，剂量范围为1E13至1E14 cm—2。
相应地，本发明还提供一种MOS晶体管，包括带有栅极结构的半导体 衬底；位于栅极结构两侧半导体衬底之上的侧墙；位于栅极结构两侧半导体 衬底中的重掺杂源/漏区；还包括；位于栅极结构两侧半导体衬底中的袋状区 和掺杂F离子区域，所述掺杂F离子区域位于袋状区周围。
可选地，所述掺杂F离子通过注入F离子形成，注入能量范围为2至 40KeV。
可选地，所述掺杂F离子通过注入F离子形成，注入的剂量范围为1E14可选地，所述袋状区中的掺杂F离子通过注入F离子形成，注入的角度 范围为0至35°。
可选地，所述MOS晶体管的沟道导电类型为n型，形成袋状区所注入的 离子为B离子，注入的能量范围为3至20KeV，剂量范围为1E13至lE14cm-2。
可选地，所述MOS晶体管的沟道导电类型为p型，所述袋状区为通过注 入P离子形成，注入的能量范围为7至30KeV,剂量范围为1E13至1E14cm—2。
与现有技术相比，本技术方案具有以下优点通过在MOS晶体管的袋状 区周围形成掺杂F离子区域，抑制袋状区的离子向半导体衬底中的瞬态增强 扩散效应，减小结深，降低结漏电流，提高MOS晶体管的性能。
图1是现有技术形成具有超浅结延伸区MOS晶体管的流程示意图2是本发明的形成MOS晶体管一个具体实施方式
的流程示意图3至图5是本发明的形成MOS晶体管的结构示意图6是本发明的注入F离子的剂量(D)与低掺杂源/漏延伸区的方块电 阻(Rs)以及形成的结深(Xj)之间的关系；
图7是本发明的注入F离子的能量(E)与低掺杂源/漏延伸区的方块电 阻(Rs)以及形成的结深(Xj)之间的关系；
图8和图9是现有技术和本发明形成的标准阈值电压MOS晶体管和高阈 值电压晶体管的关断特性曲线。
具体实施例方式
本发明提供一种MOS晶体管，通过在MOS晶体管的袋状区周围掺杂F
7离子，形成F离子掺杂区域，抑制袋状区的掺杂离子的瞬态增强扩散效应，
降低MOS晶体管的结漏电流，提高MOS晶体管的性能。
参照图2是本发明的形成MOS晶体管一个具体实施方式
的流程示意图， 包括如下步骤执行步骤S201,提供带有栅极结构的半导体衬底；执行步骤 S202,在栅极结构两侧半导体衬底中形成袋状区和掺杂F离子区域，所述掺 杂F离子区域位于袋状区的周围；执行步骤S203,在栅极结构两侧半导体衬 底上形成侧墙；执行步骤S204,在栅极结构两侧半导体衬底中形成重掺杂源/ 漏区，形成MOS晶体管。
以下通过依据附图详细地描述形成沟道导电类型为n型的MOS的具体实 施例，上述的目的和本发明的优点将更加清楚
首先参照图3,提供带有栅极结构的半导体衬底200,所述半导体衬底200 中、栅极结构两侧还形成有低掺杂源/漏延伸区203。所述栅极结构包括依次 位于半导体衬底200上的栅介质层201、多晶硅层202以及位于半导体衬底 200上、栅介质层201和多晶硅层202两侧的第一侧墙204。同时，半导体衬 底200中还形成有各种类型的掺杂阱，为了筒化说明，本实施例中未示出。
以栅极结构为掩膜，向半导体衬底200中进行离子注入形成袋状区206 和掺杂F离子区域210。所述掺杂F离子区域210可以在形成袋状区206之前、 之后或者同时形成，且位于袋状区206周围。所述袋状区206的导电类型与 低掺杂源/漏延伸区203的导电类型相反。本实施例中，所述MOS晶体管的 沟道导电类型为n型，形成袋状区所注入的离子为p型离子，可以为B离子， 注入B离子的能量范围为3至20KeV，剂量范围为1E13至1E14 cm—2。
形成掺杂F离子区域210为通过离子注入形成，注入F离子的能量范围 为2至40KeV,剂量范围为1￡14至3.5￡15^11-2,角度范围为0至35。。
作为本实施例的一个优化实施方式，形成掺杂F离子区域210的注入F离子的能量为10KeV，剂量为5E14cm—2,角度为30。。
作为本实施例的另一个优化实施方式，形成掺杂F离子区域210的注入F 离子能量为20KeV，剂量为3E14cm—2，角度为30°。
作为本实施例的又一个优化实施方式，形成掺杂F离子区域210的注入F 离子能量为30KeV，剂量为lE14cr^2,角度为30。。
形成掺杂F离子的工艺与具体的工艺线、半导体器件的要求有关系，在 不同的工艺中，比如分别为65nm和0.13jmi工艺中，由于形成的低掺杂源/ 漏延伸区、重掺杂源/漏区的深浅位置不同，也即形成的MOS晶体管的结的 深度不同，形成的袋状区的能量、剂量以及角度也不同，这样，相应的形成 掺杂F离子的工艺也要变化，但是只要保证掺杂F离子区域形成于袋状区的 周围，均可以达到防止袋状区的掺杂离子瞬态增强扩散效应，也均落在本发 明的保护范围之内。
接着，参照图4，在半导体衬底200上、栅极结构两侧形成侧墙207,所 述侧墙一方面用于j呆护才册才及结构，同时防止短沟道效应。所述侧墙207可以 采用氧化硅、氮化硅、氮氧化硅中的一种或几种形成，形成侧墙207的工艺 为本领域技术人员公知技术，在此不加赘述。
参照图5，在半导体衬底200中、栅极结构两侧形成重掺杂源/漏区209， 形成MOS晶体管。所述重掺杂源/漏区209通过注入n型离子形成，注入的 离子可以为P离子或者As离子或者其结合，且可以通过一步或多步注入形成。
在常规的半导体工艺中，进行重掺杂源/漏区209的注入之后，通常对重 掺杂源/漏区209和低掺杂源/漏延伸区203进行退火，以激活其中注入的离子 同时使其均匀分布，形成MOS晶体管。
本实施例的在袋状区下方形成掺杂F离子区域同样可以适用于沟道导电 类型为p型的MOS晶体管，区别在于半导体衬底中形成的各种阱为n型、低掺杂源/漏延伸区以及重掺杂源/漏区的导电类型为p型、且在低掺杂源/漏延伸
区下方形成的袋状区(pocket)导电类型为n型。下面继续参考图2加以说明。
继续参考图3,提供带有栅极结构的半导体衬底200,所述半导体衬底200 中、栅极结构两侧还形成有低掺杂源/漏延伸区203。
以4册极结构为掩膜，向半导体村底200中进行离子注入形成袋状区206 和掺杂F离子区域210。所述掺杂F离子区域可以在形成袋状区206之前、之 后或者同时形成，且位于袋状区206周围。所述袋状区206的导电类型与低 掺杂源/漏延伸区203的导电类型相反。本实施例中，所述MOS晶体管的沟 道导电类型为p型，形成袋状区所注入的离子为n型离子，可以为P离子， 注入的能量范围为7至30KeV,剂量范围为1E13至1E14cm—2。
形成掺杂F离子区域210为通过离子注入形成，形成所述掺杂F离子区 域的离子注入的能量范围为2至40KeV,剂量范围为lE14至3.5E15cm气角 度范围为0至35°。
作为本实施例的一个优化实施方式，形成掺杂F离子区域210的注入F 离子能量为8KeV,剂量为5.5E14cm—2,角度为25°。
作为本实施例的另 一 个优化实施方式，形成掺杂F离子区域210的注入F 离子的能量为16KeV，剂量为4E14cm—2,角度为30°。
本发明中通过在袋状区的周围掺杂F离子，形成F离子掺杂区域，F离 子与半导体衬底中的缺陷进行反应，有效减少了半导体衬底中的缺陷， 一方
面有助于激活轻掺杂源/漏延伸区和袋状区中的离子，另一方面，当达到一定 剂量之后，会形成一个阻挡层抑制袋状区的离子的瞬态增强扩散效应，从而 达到减小结深，降低结漏电流，提高MOS晶体管的性能的目的。
基于上述工艺之后，形成本实施例的沟道导电类型为n型的MOS晶体管， 包括带有栅极结构的半导体衬底200，所述栅才及结构两侧半导体衬底200中还形成有低掺杂源/漏延伸区203;位于栅极结构两侧半导体衬底200之上的 侧墙207;位于栅-极结构两侧半导体衬底200中的重掺杂源/漏区209;还包括； 位于栅极结构两侧半导体衬底200中的袋状区206和掺杂F离子区域210,所 述掺杂F离子区域210位于袋状区206周围。
所述掺杂F离子区域通过注入F离子形成，注入能量范围为2至40KeV， 注入的剂量范围为lE14至3.5E15cm气注入的角度范围为0至35°。
为了检测本发明的在袋状区下方形成掺杂F离子区域对袋状区注入的离 子的瞬态增强扩散效应的影响，采用美国斯诺费斯(Synopsys)公司的 TSUPREM4和MEDICI软件分別对本发明的掺杂F离子区域的形成进行模拟。 模拟的工艺环境为65nm的工艺，半导体衬底为硅。
参考图6,是本发明的注入F离子的剂量(D)与低掺杂源/漏延伸区的方 块电阻(Rs)以及形成的结深(Xj)之间的关系。可以看出，随着在袋状区 下方注入F离子的剂量增大，低掺杂源/漏延伸区的方块电阻(Rs)逐渐减小， 然后趋于平稳，且低掺杂源/漏延伸区与袋状区之间形成的PN结的结深也随 着减小，当剂量D超过2.5E15之后，结深Xj逐渐增大。说明在袋状区下方 注入F离子，形成掺杂F离子区域，当F离子的剂量为小于2.5E15cm-2时候 有助于激活低掺杂源/漏延伸区中掺杂离子，导致其方块电阻减小，同时由于 结深Xj减小，说明可以抑制形成袋状区中注入的离子的瞬态增强扩散效应。 因此，为了既能达到抑制袋状区中注入的离子的瞬态增强扩散效应，同时又 有利于激活低掺杂源/漏延伸区中掺杂离子，形成掺杂F离子区域的剂量范围 在1E15至2.5E15 cm—2范围内较为优化。
参考图7,是本发明的注入F离子的能量(E)与低掺杂源/漏延伸区的方 块电阻(Rs)以及形成的结深(Xj)之间的关系。可以看出，随着注入F离 子的能量E的增大，低掺杂源/漏延伸区的方块电阻(Rs)以及低掺杂源/漏延伸区与袋状区之间形成的PN结的结深Xj逐渐减小并趋于平稳。说明，F离
子的注入的位置越深，对低掺杂源/漏延伸区的掺杂离子的激活能力增强，可
抑制袋状区注入的离子的瞬态增强扩散效应，但是随着注入F离子的能量(E ) 的进一步增大，它的激活能力以及抑制能力达到平衡。因此，形成掺杂F离 子区域的能量范围在7.5至20KeV范围内较为优化。
图8和图9是分别给出现有技术和本发明形成的标准阈值电压MOS晶体 管和高阈值电压晶体管的关断特性曲线。图8给出现有技术和本发明形成的 标准阈值电压MOS晶体管的关断特性曲线。图8中横坐标Idsat为标准阈值 电压MOS晶体管饱和电流，纵坐标Ioff为标准MOS晶体管的关断电流。图 8中黑色实心方点曲线为本发明的在袋状区周围形成掺杂F离子区域的标准 阈值电压MOS晶体管的关断特性曲线，黑色空心圓点曲线为现有技术的仅形 成袋状区的标准阈值电压MOS晶体管的关断特性曲线。
图9中横坐标Idsat为高阈值电压MOS晶体管饱和电流，纵坐标Ioff为 高阈值电压M O S晶体管的关断电流。图9中黑色实心方点曲线为本发明的在 袋状区周围形成掺杂F离子区域的高阈值电压MOS晶体管的关断特性曲线， 黑色五角星空心圓点曲线为现有技术的仅形成袋状区的高阈值电压MOS晶 体管的关断特性曲线。由图8和图9可以看出，本发明形成的即袋状区周围 形成有掺杂F离子区域的标准阈值电压MOS晶体管和高阈值电压MOS晶体 管在同一# 和电流下Idsat其关断电流Ioff均^^于现有4支术的未形成有掺杂F 离子区域的晶体管的关断电流，同时加入掺杂F离子区域对于高阈值电压 MOS晶体管的关断特性提高最为明显。证明了在袋状区周围形成掺杂F离子 区域有利于降低MOS晶体管的漏电流。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1. 一种MOS晶体管的形成方法，其特征在于，包括如下步骤提供带有栅极结构的半导体衬底；在栅极结构两侧半导体衬底中形成袋状区和掺杂F离子区域，所述掺杂F离子区域位于袋状区的周围；在半导体衬底上、栅极结构两侧形成侧墙；在半导体衬底中、栅极结构两侧形成重掺杂源/漏区。
2. 根据权利要求1所述的MOS晶体管的形成方法，其特征在于，掺杂F离 子区域为在形成袋状区之前、之后或者同时通过离子注入形成。
3. 根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述注入F 离子的能量范围为2至40KeV。
4. 根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述注入F 离子的剂量范围为lE14至3.5E15cm—2。
5. 根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述注入F 离子的角度范围为0至35°。
6. 根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述MOS 晶体管的沟道导电类型为n型，形成袋状区所注入的离子为B离子，注入 的能量范围为3至20KeV，剂量范围为1E13至1E14cm气
7. 根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述MOS 晶体管的沟道导电类型为p型，形成袋状区所注入的离子为P离子，注入 的能量范围为7至30KeV,剂量范围为1E13至1E14 cm—2。
8. —种MOS晶体管，包括带有栅^l结构的半导体衬底； 位于栅极结构两侧半导体村底之上的侧墙； 位于栅极结构两侧半导体衬底中的重掺杂源/漏区；其特征在于，还包括位于栅极结构两侧半导体衬底中的袋状区和掺杂F离子区域，所述掺杂F 离子区域位于袋状区周围。
9. 根据权利要求8所述的MOS晶体管，其特征在于，所述掺杂F离子区域 通过注入F离子形成，注入能量范围为2至40KeV。
10. 根据权利要求8所述的MOS晶体管，其特征在于，所述掺杂F离子区域 通过注入F离子形成，注入的剂量范围为1E14至3.5E15cm-2。
11. 根据权利要求8所述的MOS晶体管的形成方法，其特征在于，所述袋状 区域中的掺杂F离子通过注入F离子形成，注入的角度范围为0至35。。
12. 根据权利要求8所述的MOS晶体管，其特征在于，所述MOS晶体管的沟 道导电类型为n型，形成袋状区所注入的离子为B离子，注入的能量范围 为3至20KeV，剂量范围为1E13至1E14cm气
13. 根据权利要求8所述的MOS晶体管，其特征在于，所述MOS晶体管的沟 道导电类型为p型，所述袋状区为通过注入P离子形成，注入的能量范围 为7至30KeV,剂量范围为1E13至1E14cm-2。
全文摘要
一种MOS晶体管，包括半导体衬底中、栅极结构两侧的低掺杂源/漏延伸区；位于栅极结构两侧半导体衬底之上的侧墙；位于栅极结构两侧半导体衬底中的重掺杂源/漏区、位于栅极结构两侧半导体衬底中的袋状区和掺杂F离子区域，所述掺杂F离子区域位于袋状区周围。本发明还提供了该MOS晶体管的形成方法。本发明通过在MOS晶体管的袋状区周围形成掺杂F离子区域，可以抑制袋状区的离子向半导体衬底中的瞬态增强扩散效应，减小结深，降低结漏电流，提高MOS晶体管的性能。
文档编号H01L21/336GK101459082SQ20071009447
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者猛 赵 申请人:中芯国际集成电路制造(上海)有限公司