专利名称：感测式半导体装置及其制法的制作方法
技术领域：
本发明涉及一种感测式半导体装置及其制法，特别是涉及一种晶
圆级芯片尺寸封装(WLCSP)的感测式半导体装置及其制法。
背景技术：
传统的影像感测式封装件(Image sensor package)主要是将感测 式芯片(Sensor chip)接置于一芯片承载件上，并通过焊线加以电性连 接该感测式芯片及芯片承载件后，于该感测式芯片上方封盖住一玻璃， 以供影像光线能为该感测式芯片所撷取。如此，该完成构装的影像感 测式封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装置 上，以供如数字相机(DSC)、数字摄影机(DV)、光学鼠标、及行动电话 等各式电子产品的应用。
同时随着信息传输容量持续扩增，以及电子产品微小化与可携式 的发展趋势，导致一般集成电路的高输入/输出(1/0)、高散热、及尺 寸縮小化的需求更加受到重视，亦促使集成电路的封装型态朝向高电 性及小尺寸的方向演进，因此，业界逐发展出一种晶圆级芯片尺寸封 装(Wafer-Level Chip Scale Package, WLCSP)的感测式半导体装置， 藉以使完成封装的半导体装置仅微大于整合其中的感测式芯片尺寸， 进而有效应用于小型化的电子产品中。
请参阅图1A至图1H，美国专利US6， 777， 767所揭示的感测式半导 体装置及其制法示意图，其主要是提供一具多个感测芯片10的晶圆 10A，以于相邻感测芯片10的焊垫101间利用溅镀方式(sputtering) 形成延伸线路11 (如图1A所示) ，再将一玻璃12通过一黏着层13而黏 置于该延伸线路11上(如图1B所示)；接着薄化该晶圆10A背面(如图 1C所示)；先以刀具对应相邻感测芯片10间切割该晶园10A背面，再 以电浆蚀刻方式沿先前切割处进行蚀刻以外露出该延伸线路ll(如图 ID所示)；利用黏胶14以于该晶圆10A背面贴覆另一玻璃15及介电层16(如图1E所示)；对应相邻感测芯片10间切割该晶圆10A背面，以
切割通过该延伸线路11，进而形成一倾斜槽口 17(如图1F所示)；利
用溅镀方式于该倾斜槽口 17表面及对应该倾斜槽口 17附近的介电层 16表面形成金属绕线18，并使该金属绕线18电性连接至该延伸线路 11(如图1G所示)；之后于该金属绕线18底部植接焊球19，且沿各该 感测芯片10间进行切单作业，以制得晶圆级芯片尺寸封装的感测式半 导体装置(如图1H所示)。
但是在前述的感测式半导体装置中，由于是自该晶圆背面形成倾 斜槽口关系，因此在切单作业后该半导体装置侧面呈现倾斜切角形态， 亦即其垂直剖面呈倒梯形(平面宽度由上逐渐向下縮短)结构，因而形 成于该半导体装置侧面的金属绕线与芯片顶面焊垫的延伸线路连接处 呈锐角接触，而易发生应力集中造成连接处断裂问题，再者，于制程 中是从晶圆背部形成倾斜槽口，因不易对正至正确位置，易造成倾斜 槽口的设置位置偏移，导致金属绕线与延伸线路无法连接，甚至毁损 到芯片。
另外，因其金属绕线是外露于半导体装置外，故易受外界污染而 影响产品信赖性，且易于在与外部装置(如印刷电路板)作电性连接时, 于焊球回焊时造成短路问题。再者，其制程中需先后利用溅镀方式形 成延伸线路及金属绕线，导致制程复杂及成本高等问题，且于制程中 亦需辅以昂贵的电浆蚀刻作业，以蚀刻外露出该延伸线路，导致制程 成本的增加。
因此，如何设计一种可避免线路发生断裂及外露问题的晶圆级芯 片尺寸感测式半导体装置及其制法，同时复可避免现有技术中从晶圆 背面切割的对位误差而导致线路电性连接不良及芯片毁损与制程成本 高的问题，确为相关领域上所需要迫切面对的问题。
发明内容
鉴于前述现有技术的缺陷，本发明的主要目的是提供一种感测式 半导体装置及其制法，从而可避免线路连接处因夹角尖锐发生断裂问 题。
本发明的又一目的是提供一种感测式半导体装置及其制法，从而可避免线路外露而受外界污染影响产品信赖性，及后续与外界电性连 接的可靠性问题。
本发明的再一目的是提供一种感测式半导体装置及其制法，从而 可避免现有技术中从晶圆背面切割的对位误差而导致线路电性连接不 良及芯片毁损问题。
本发明的又一目的是提供一种感测式半导体装置及其制法，以避 免使用电浆蚀刻作业及过多溅镀作业而导致制造过程复杂及成本增加 问题。
为达到前述及其它目的，本发明的感测式半导体装置制法主要包 括提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对 的主动面及非主动面，该主动面上设有感测区及多个焊垫，并于相邻 感测芯片主动面的焊垫间形成多个凹槽；于该凹槽中填覆填充料，并 于该填充料上形成第一导电线路，以电性连接相邻感测芯片的焊垫； 于该晶圆上接置透光体，以遮盖该感测区；薄化该晶圆非主动面至该 凹槽，以外露出该填充料；将该晶圆以其非主动面而接置于一表面设 有多个第二导电线路的承载板上，该第二导电线路对应于该填充料位 置；对应凹槽位置切割该透光体及晶圆至该第二导电线路，以形成第 一开口 ；于该第一开口中的第二导电线路上以电镀制程形成金属层， 并使该金属层电性连接相邻感测芯片的第一及第二导电线路；对应该 第一开口中的金属层进行切割而形成第二开口 ，以分离相邻感测芯片 的第一导电线路连接及第二导电线路连接，其中该第二开口的宽度小 于第一开口的宽度，以供各该感测芯片仍得通过部分金属层电性连接 第一及第二导电线路；于该第二开口中填充绝缘材料以封闭该金属层 与第一及第二导电导路；移除该承载板，并沿该感测芯片间进行切割 以分离各该感测芯片，以构成本发明的感测式半导体装置。
该承载板为金属材料，以于其上电镀形成第二导电线路，且可通 过该金属材料的承载板及第二导电线路以于第一开口中的第二导电线 路上电镀形成金属层。
本发明的感测式半导体装置制法另一较佳实施例包括提供一包 含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对的主动面及非 主动面，该主动面上设有感测区及多个焊垫，并于相邻感测芯片主动面的焊垫间形成多个凹槽；于该凹槽中填覆填充料，并于该填充料上 形成第一导电线路，以电性连接相邻感测芯片的焊垫；于该晶圆上接 置透光体，以遮盖该感测区；薄化该晶圆非主动面至该凹槽，以外露 出该填充料；沿该感测芯片间进行切割以分离各该感测芯片，其中该 感测芯片侧边外露有第一导电线路及填充料；将该些感测芯片接置于 一表面形成有多个导电线路的承载板上，且各该感测芯片间存在一间 隙，该第二导电线路位于相邻感测芯片间且显露于该间隙；于相邻感 测芯片间隙中以电镀制程形成金属层，并使该金属层电性连接相邻感 测芯片的第一及第二导电线路；对应该间隙中的金属层进行切割而形 成有开口，以分离相邻感测芯片的第一导电线路连接及第二导电线路 连接，其中该开口的宽度小于间隙的宽度，以供各该感测芯片仍得通 过部分金属层电性连接第一及第二导电线路；于该开口中填充绝缘材 料以封闭该金属层与第一及第二导电导路；以及移除该承载板以分离 各该感测芯片，进而构成本发明的感测式半导体装置。
通过前述的制法，本发明复揭示一种感测式半导体装置，包括 感测芯片，具有相对的主动面及非主动面，且于该主动面上形成有一 感测区与多个焊垫；第一导电线路，形成于该感测芯片主动面边缘且 电性连接至该焊垫；第二导电线路，形成于该感测芯片非主动面边缘; 金属层，形成于该感测芯片侧边，以电性连接该第一及第二导电线路; 透光体，接置于该感测芯片主动面且遮盖该感测区。
另外该感测式半导体装置复包括有一设于该金属层与芯片侧边间 的填充料；包覆该感测芯片与透光体侧边的绝缘材料，以覆盖该第一 导电线路、金属层及第二导电线路；以及覆盖该感测芯片非主动面的 拒焊层，该拒焊层形成有开口以外露出第二导电线路，从而于该第二 导电线路上植设导电元件，以供电性连接至外部装置。
因此，本发明的感测式半导体装置及其制法是提供一包含有多个 感测芯片的晶圆，以于相邻感测芯片主动面的焊垫间形成多个凹槽， 并于该凹槽处填覆填充料及电性连接相邻感测芯片焊垫的第一导电线 路，再于该晶圆上接置透光体及薄化该晶圆非主动面以外露出该填充 料，接着将该晶圆接置于一设有多个第二导电线路承载板，该第二导 电线路对应于该填充料及第一导电线路位置，再对应凹槽位置切割该透光体及晶圆至该第二导电线路位置，以形成第一开口，并于该第一 开口中以电镀制程形成电性连接相邻感测芯片的第一及第二导电线路 的金属层，接着对应该第一开口中的金属层进行切割而形成宽度小于 第一开口的第二开口 ，以分离相邻感测芯片的第一导电线路连接及第 二导电线路连接，并供各该感测芯片仍得通过部分金属层电性连接第 一及第二导电线路，以于该第二开口中填充绝缘材料以封闭该金属层 与第一及第二导电导路，之后移除该承载板，并沿该感测芯片间进行
切割以分离各该感测芯片，而构成本发明的感测式半导体装置；亦或 可于晶圆薄化并切单后，将多个感测芯片接置于表面形成有多个第二 导电线路的承载板，并进行后续的形成电性连接第一及第二导电线路 的金属层、填充绝缘材料、及切割分离相邻感测芯片的电性连接，以 构成多个感测式半导体装置，而不同于现有技术从芯片非主动面(晶圆 背部)形成穿过晶圆、电性连接至芯片焊垫的延伸线路而内凹至该玻璃 的倾斜槽口 ，再于该倾斜槽口表面及对应该倾斜槽口附近的覆盖层表 面形成电性连接至延伸线路的金属绕线，以避免现有半导体装置侧面 呈现倾斜切角形态，因而形成于该半导体装置侧面的金属绕线与芯片 焊垫的延伸线路连接处呈锐角接触，发生应力集中造成连接处断裂问 题，以及因现有制程中是从晶圆背部形成倾斜槽口，不易对正正确的 位置，造成槽口位置偏移，导致金属绕线与延伸线路无法连接，甚至 毁损到芯片等问题；再者，本发明中对应各感测芯片侧边覆盖有绝缘 材料以保护导电线路及金属层，从而可避免线路外露而受外界污染影 响产品信赖性，及后续与外界电性连接的可靠性问题，同时亦可避免 于制造过程中需多次利用溅镀方式形成线路，以及昂贵的电浆蚀刻作 业所导致制造过程复杂及成本高等问题。
图1A至图1H是现有技术美国专利US6, 646, 289所揭示的晶圆级 芯片尺寸封装的感测式半导体装置及其制法示意图2A至图2H是本发明的感测式半导体装置及其制法第一实施例 的示意图21是本发明的感测式半导体装置底面植设导电元件的示意图；以及
图3A至图3F是本发明的感测式半导体装置的制法第二实施例的
示意图。
元件符号说明10感测芯片
10A晶圆
101焊垫
11延伸线路
12玻璃
13黏着层
14黏胶
15玻璃
16介电层
17倾斜槽口
18金属绕线
19焊球
20感测芯片
20A晶圆
201焊垫
202感测区
203第一开口
204第二开口
205凹槽
21第一导电线路
22填充料
23透光体
24薪着层
25承载板
26第二导电线路
27金属层
28绝缘材料29导电元件
290拒焊层
30感测芯片
30A晶圆
301焊垫
302感测区
301焊垫
302感测区
303间隙
304开口
305凹槽
31第一导电线路
32填充料
33透光体
35承载板
36第二导电线路
37金属层
38绝缘材料
具体实施例方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术 人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功 效。
第一实施例
请参阅图2A至图2H，为本发明的感测式半导体装置及其制法第一 实施例的示意图。
如图2A所示，提供一包含有多个感测芯片20的晶圆20A，该感测 芯片20具有相对的主动面及非主动面，该主动面上设有感测区202及 多个焊垫201,以于相邻感测芯片20主动面的焊垫201间形成多个凹 槽205，该凹槽205的宽度约为100um，深度约为150um。
如图2B所示，于该凹槽205中填覆填充料22，该填充料22例如为苯环丁烯(Benzo-Cyclo-Butene; BCB)或聚亚酰胺(Polyimide)，是 填覆于该凹槽205中，并进行烘烤固化(curing)后，再于该填充料22 上形成第一导电线路21，以电性连接相邻感测芯片20的焊垫201。该 第一导电线路21可为钛化钨(TiW)/铜(Cu)/电镀铜、铝(Al)/镍化钒 (Ni/V)/铜(Cu)/电镀铜等，其厚度约为l至5um，较佳为3um。
如图2C所示，于该晶圆20A上接置透光体23以封闭并遮盖该芯 片感测区202，其中该透光体23例如为玻璃，其是通过一黏着层24 而接置于该感测芯片20主动面上，并覆盖该芯片20表面上的导电线 路21，藉以封闭并遮盖该感测芯片20的感测区202。
接着薄化该感测芯片20非主动面至该凹槽205，以使该凹槽205 内的填充料22相对外露于该晶圆20A的非主动面。
如图2D所示，接着将该晶圆20A以其非主动面间隔一黏着层而黏 置于一承载板25上，其中该承载板25上设有多个第二导电线路26， 该第二导电线路26对应于该填充料22及第一导电线路21位置。
该承载板25例如为金属材料的铜板，以通过电镀方式而于其表面 形成多个第二导电线路26，该第二导电线路26例如为金/镍(Au/Ni)， 厚度约为l至5um。
如图2E所示，对应凹槽205位置切割该透光体23及晶圆20A至 该第二导电线路26位置，以形成第一开口 203，该第一开口 203宽度 小于凹槽205宽度约10至20um，而约为80um，从而使第二导电线 路26显露出该第一开口 203，且部分填充料22留置于该感测芯片20 侧边上。
如图2F所示，通过该金属材料的承载板25及第二导电线路26的 导电性，以于外露出该第一开口 203中的第二导电线路26上以电镀制 程形成金属层27，并使该金属层27电性连接相邻感测芯片20的第一 导电线路21及第二导电线路26。该金属层27例如为铜、镍等金属。
如图2G所示，对应该第一开口 203中的金属层27进行切割至该 承载板25而形成第二开口 204，以分离相邻感测芯片20的第一导电线 路21连接及第二导电线路26连接，其中该第二开口 204的宽度小于 第一开口 203的宽度约10至20y m，而约为60ixm，从而使部分金属 层27留置于该感测芯片20侧边上，以供各该感测芯片20仍得通过该金属层27电性连接第一及第二导电线路21,26;接着，于该第二开口 204中填充绝缘材料28以封闭该金属层27与第一及第二导电导路21、 26。
如图2H所示，蚀刻移除该承载板25，并沿该感测芯片20间进行 切割以分离各该感测芯片，而构成本发明的感测式半导体装置。
再者，复请参阅图21，后续复可于该感测式半导体装置的底面覆 盖一拒焊层290，并使该拒焊层290形成有开孔以外露出部分第二导电 线路26，从而于该外露的第二导电线路26上植设如焊球的导电元件 29，以供该感测式半导体装置电性连接至外部装置。
通过前述的制法，本发明复揭示一种感测式半导体装置，包括 感测芯片20，具有相对的主动面及非主动面，且于该主动面上形成有 一感测区202与多个焊垫201;第一导电线路21，形成于该感测芯片 20主动面边缘且电性连接至该焊垫201;第二导电线路26，形成于该 感测芯片20非主动面边缘；金属层27形成于该感测芯片20侧边，以 电性连接该第一及第二导电线路21、 26;透光体23，接置于该感测芯 片20主动面且遮盖该感测区202。
另外该感测式半导体装置复包括有一设于该金属层27与芯片20 侧边间的填充料22;包覆该感测芯片20与透光体23侧边的绝缘材料 28，以覆盖该第金属层27与第一、第二导电线路21、 26;以及覆盖该 感测芯片20非主动面的拒焊层290，该拒焊层290形成有开口以外露 出部分第二导电线路26，从而于该第二导电线路26上植设导电元件 29，以供电性连接至外部装置。
第二实施例
请参阅图3A至图3F，为本发明的感测式半导体装置制法第二实施 例的示意图。
如图3A所示，提供一包含有多个感测芯片30的晶圆30A，该晶圆 30A及感测芯片30具有相对的主动面及非主动面，该主动面上设有感 测区302及多个焊垫301，并于相邻感测芯片30主动面的焊垫301间 形成多个凹槽305，以于该凹槽305中填覆填充料32，及于该填充料 32上形成第一导电线路31，以电性连接相邻感测芯片30的焊垫301。
如图3B所示，于该晶圆30A上接置如玻璃的透光体33，以封闭并遮盖该感测区302，并薄化该晶圆30A非主动面至该凹槽305，以外露
出该填充料32。
如图3C所示，沿该感测芯片30间进行切割以分离各该感测芯片 30，其中该感测芯片30侧边留有第一导电线路31及填充料32，并将 该些感测芯片30通过一黏着层而黏置于一承载板35上，且各该感测 芯片30间存在一间隙303，其中该承载板35上形成有多个第二导电线 路36，该第二导电线路36位于相邻感测芯片30间且显露于该间隙303。
如图3D所示，于相邻感测芯片30间隙中以电镀制程形成金属层 37，并使该金属层37电性连接相邻感测芯片30的第一及第二导电线 路31，36。
如图3E所示，对应该相邻感测芯片间隙中的金属层37进行切割 而形成有开口 304，以分离相邻感测芯片30的第一导电线路31连接及 第二导电线路36连接，其中该开口 304的宽度小于间隙303的宽度， 以供各该感测芯片30仍得通过部分金属层37电性连接第一及第二导 电线路31， 36，并于该开口 304中填充绝缘材料38以封闭该金属层37 与第一及第二导电导路31、 36。
如图3F所示，蚀刻移除该承载板35并分离各该感测芯片30，进 而构成本发明的感测式半导体装置。
因此，本发明的感测式半导体装置及其制法是提供一包含有多个 感测芯片的晶圆，以于相邻感测芯片主动面的焊垫间形成多个凹槽， 并于该凹槽处填覆填充料及电性连接相邻感测芯片焊垫的第一导电线 路，再于该晶圆上接置透光体及薄化该晶圆非主动面以外露出该填充 料，接着将该晶圆接置于一设有多个第二导电线路承载板，该第二导 电线路对应于该填充料及第一导电线路位置，再对应凹槽位置切割该 透光体及晶圆至该第二导电线路位置，以形成第一开口，并于该第一 开口中形成电性连接相邻感测芯片的第一及第二导电线路的金属层， 接着对应该第一开口中的金属层进行切割而形成宽度小于第一开口的 第二开口 ，以分离相邻感测芯片的第一导电线路连接及第二导电线路 连接，并供各该感测芯片仍得通过部分金属层电性连接第一及第二导 电线路，以于该第二开口中填充绝缘材料以封闭该金属层与第一及第 二导电导路，之后移除该承载板，并沿该感测芯片间进行切割以分离各该感测芯片，而构成本发明的感测式半导体装置；亦或可于晶圆薄 化并切单后，将多个感测芯片接置于表面形成有多个第二导电线路的 承载板，并进行后续的形成电性连接第一及第二导电线路的金属层、 填充绝缘材料、及切割分离相邻感测芯片的电性连接，以构成多个感 测式半导体装置，而不同于现有技术从芯片非主动面(晶圆背部)形成 穿过晶圆、电性连接至芯片焊垫的延伸线路而内凹至该玻璃的倾斜槽 口，再于该倾斜槽口表面及对应该倾斜槽口附近的覆盖层表面形成电 性连接至延伸线路的金属绕线，以避免现有半导体装置侧面呈现倾斜 切角形态，因而形成于该半导体装置侧面的金属绕线与芯片焊垫的延 伸线路连接处呈锐角接触，发生应力集中造成连接处断裂问题，以及 因现有制程中是从晶圆背部形成倾斜槽口，不易对正正确的位置，造 成槽口位置偏移，导致金属绕线与延伸线路无法连接，甚至毁损到芯 片等问题；再者，本发明中对应各感测芯片侧边覆盖有绝缘材料以保 护导电线路及金属层，从而可避免线路外露而受外界污染影响产品信 赖性，及后续与外界电性连接的可靠性问题，同时亦可避免于制造过 程中需多次利用溅镀方式形成线路，以及昂贵的电浆蚀刻作业所导致 制造过程复杂及成本高等问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以 权利要求书的范围为依据。
权利要求
1.一种感测式半导体装置的制法，包括提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对的主动面及非主动面，该主动面上设有感测区及多个焊垫，并于相邻感测芯片主动面的焊垫间形成多个凹槽；于该凹槽中填覆填充料，并于该填充料上形成第一导电线路，以电性连接相邻感测芯片的焊垫；于该晶圆上接置透光体，以遮盖该感测区，并薄化该晶圆非主动面至该凹槽，以外露出该填充料；将该晶圆以其非主动面而接置于一表面设有多个第二导电线路的承载板上，该第二导电线路对应于该填充料位置；对应凹槽位置切割该透光体及晶圆至该第二导电线路，以形成第一开口；于该第一开口中的第二导电线路上形成金属层，并使该金属层电性连接相邻感测芯片的第一及第二导电线路；对应该第一开口中的金属层进行切割而形成第二开口，以分离相邻感测芯片的第一导电线路连接及第二导电线路连接，其中该第二开口的宽度小于第一开口的宽度，以供各该感测芯片仍得通过部分金属层电性连接第一及第二导电线路；于该第二开口中填充绝缘材料以封闭该金属层与第一及第二导电导路；以及移除该承载板，并沿该感测芯片间进行切割以分离各该感测芯片，以构成本发明的感测式半导体装置。
2. 根据权利要求1所述的感测式半导体装置的制法，其中，该凹 槽宽度大于第一开口宽度，从而使第二导电线路显露于该第一开口 ， 且部分填充料留置于该感测芯片侧边。
3. 根据权利要求1所述的感测式半导体装置的制法，其中，该透 光体为玻璃，并通过一黏着层而接置于该晶圆主动面上，藉以封闭并 遮盖该感测区。
4. 根据权利要求1所述的感测式半导体装置的制法，其中，该晶圆以其非主动面间隔一黏着层而黏置于承载板上，该承载板为金属材 料，通过电镀方式而于其表面形成多个第二导电线路。
5. 根据权利要求1所述的感测式半导体装置的制法，其中，该金 属层通过金属材料的承载板及第二导电线路，以利用电镀方式而形成 于外露出该第一开口中的第二导电线路上。
6. 根据权利要求1所述的感测式半导体装置的制法，其中，该第 二开口的宽度小于第一开口的宽度，从而使部分金属层留置于该感测 芯片侧边上，以供各该感测芯片通过该金属层电性连接第一及第二导 电线路。
7. 根据权利要求1所述的感测式半导体装置的制法，复包括于该 感测式半导体装置的底面覆盖一拒焊层，并使该拒焊层形成有开孔以 外露出部分第二导电线路，从而于该外露的第二导电线路上植设导电 元件。
8. —种感测式半导体装置的制法，包括提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对 的主动面及非主动面，该主动面上设有感测区及多个焊垫，并于相邻感测芯片主动面的焊垫间形成多个凹槽；于该凹槽中填覆填充料，并于该填充料上形成第一导电线路，以 电性连接相邻感测芯片的焊垫；于该晶圆上接置透光体，以遮盖该感测区，并薄化该晶圆非主动 面至该凹槽，以外露出该填充料；沿该感测芯片间进行切割以分离各该感测芯片，其中该感测芯片 侧边外露有第一导电线路及填充料；将该些感测芯片接置于一表面形成有多个导电线路的承载板上， 且各该感测芯片间存在一间隙，该第二导电线路位于相邻感测芯片间 且显露于该间隙；于相邻感测芯片间隙中形成金属层，并使该金属层电性连接相邻 感测芯片的第一及第二导电线路；对应该间隙中的金属层进行切割而形成有开口，以分离相邻感测 芯片的第一导电线路连接及第二导电线路连接，其中该开口的宽度小 于间隙的宽度，以供各该感测芯片仍得通过部分金属层电性连接第一及第二导电线路；于该开口中填充绝缘材料以封闭该金属层与第一及第二导电导 路；以及移除该承载板并分离各该感测芯片，进而构成本发明的感测式半 导体装置。
9. 根据权利要求8所述的感测式半导体装置的制法，其中，该透 光体为玻璃，并通过一黏着层而接置于该晶圆主动面上，藉以封闭并 遮盖该感测区。
10. 根据权利要求8所述的感测式半导体装置的制法，其中，该感 测芯片以其非主动面间隔一黏着层而黏置于承载板上，该承载板为金 属材料，通过电镀方式而于其表面形成多个第二导电线路。
11.根据权利要求8所述的感测式半导体装置的制法，其中，该金属层通过金属材料的承载板及第二导电线路，以利用电镀方式而形成 于外露出该间隙的第二导电线路上。
12. 根据权利要求8所述的感测式半导体装置的制法，复包括于该 感测式半导体装置的底面覆盖一拒焊层，并使该拒焊层形成有开孔以 外露出部分第二导电线路，从而于该外露的第二导电线路上植设导电 元件。
13. —种感测式半导体装置，包括感测芯片，具有相对的主动面及非主动面，且于该主动面上形成 有一感测区与多个焊垫；第一导电线路，形成于该感测芯片主动面边缘且电性连接至该焊垫；第二导电线路，形成于该感测芯片非主动面边缘； 金属层，形成于该感测芯片侧边，以电性连接该第一及第二导电 线路；以及透光体，接置于该感测芯片主动面且遮盖该感测区。
14. 根据权利要求13所述的感测式半导体装置，复包括有设于该 金属层与芯片侧边间的填充料。
15. 根据权利要求13所述的感测式半导体装置，复包括有包覆该 感测芯片与透光体侧边的绝缘材料，藉以覆盖该金属层。
16. 根据权利要求13所述的感测式半导体装置，复包括有覆盖该 感测芯片非主动面的拒焊层，该拒焊层形成有开口以外露出部分第二 导电线路；以及植设于该第二导电线路的导电元件。
17. 根据权利要求13所述的感测式半导体装置，其中，该透光体 为玻璃，并通过一黏着层而接置于该感测芯片主动面上，藉以封闭并 遮盖该感测区。
全文摘要
本发明公开了一种感测式半导体装置及其制法，通过本发明的制法，得到一种感测式半导体装置，包括感测芯片，具有相对的主动面及非主动面，且于该主动面上形成有一感测区与多个焊垫；第一导电线路，形成于该感测芯片主动面边缘且电性连接至该焊垫；第二导电线路，形成于该感测芯片非主动面边缘；金属层，形成于该感测芯片侧边，以电性连接该第一及第二导电线路；透光体，接置于该感测芯片主动面且遮盖该感测区。本发明可避免现有技术从晶圆非主动面切割形成倾斜槽口，因不易对准至正确位置所产生槽口位置偏移，以及于该倾斜槽口中所形成的线路与主动面线路连接处易发生应力集中，造成连接处断裂与线路外露问题。
文档编号H01L23/488GK101290892SQ200710096448
公开日2008年10月22日 申请日期2007年4月17日 优先权日2007年4月17日
发明者萧承旭, 詹长岳, 黄建屏, 黄致明 申请人:矽品精密工业股份有限公司