专利名称：半导体封装、及系统级封装模块的制造方法
技术领域：
本发明涉及一种集成电路封装，特别是涉及一种系统级封装(System-In-Package， SIP)，以减少接合线污染及其造成的合格率损失。
技术背景随着便携式电子元件变得越来越小，必须縮小电子元件的半导体封装的 尺寸。为了达到上述目的，广泛的使用系统级封装技术，其理由是因为系统 级封装技术可增加半导体封装的容量。系统级封装包括多个芯片，其可堆叠 或是彼此通过焊锡凸块(solder bump)和/或接合线连接。图1揭示一种公知包括接合线的倒装基础系统级封装。封装体10包括 分别具有第一表面30和第二表面40的基底20。多个焊锡球110位于第一表 面30。多个焊锡凸块60电性连接基底20的第二表面40和大尺寸芯片50的 有源表面，其中大尺寸芯片可为数字元件。 一个例如模拟元件的小尺寸芯片 80堆叠于大尺寸芯片50的背部表面，接合线90电性连接小尺寸芯片80和 基底上的接合垫95。为提供大尺寸芯片50和基底20间的机械强化，通常会在大尺寸芯片50 和基底20的间隙填入例如光致抗蚀剂的填充材料70，若未将此间隙填充， 当封装体10在高温条件下，可能会造成其疲劳破裂或电性失效。然而，公 知的填充工艺具有以下缺点在线接合工艺之前，填充的光致抗蚀剂很可能 会不规则地流向邻近的接合垫，造成接合垫的污染，且接合线90和接合垫 95难以正确的接合，而造成合格率损失。因此，封装的设计者通常会将接合 垫距离大尺寸芯片50边缘间的最小距离大于0.3mm，以避免填充材料溢到 接合垫95上。然而，设计者又必须使封装尺寸减小，再加上上述设计限制 条件，使得设计者在设计上没有足够的弹性。图1显示一个系统级封装的剖面图，其中填充材料70没有溢流到接合 垫95上，图2A和图2B显示系统级封装的溢流问题120的范例，其中如图2A所示，在一个倒装基础系统级封装中，填充材料70溢流至接合垫95上， 如图2B所示，在一个线接合系统级封装中，粘性材料75溢流至接合垫95 上。发明内容根据上述问题，本发明的目的为提供一种改进的系统级封装，以最小化 接合线的污染和合格率的损失。另外，本发明的另一目的为提供一种方法， 避免公知系统级封装的可靠度的相关问题。本发明提供一种半导体封装，包括以下元件，基底，具有第一表面和相 对第一表面的第二表面，且一组接合线栓位于基底第二表面的接合垫上。第 一半导体芯片，具有第一表面和相对第一表面的第二表面，其中第一半导体 芯片的第一表面通过焊锡凸块贴合基底的第二表面。填充材料，设置于第一 半导体芯片和基底间，其中填充材料将焊锡凸块封定。第二半导体芯片，具 有第一表面和相对第一表面的第二表面，其中第二半导体芯片的第一表面贴 合第一半导体芯片的第二表面。 一组接合线，电性耦接第二半导体芯片和基 底上的该组接合线栓。如上所述的半导体封装，其中该填充材料通过毛细动作填入该第一半导 体芯片和该基底的间隙，且该填充材料不溢流覆盖和/或重叠该组接合线栓的 顶部表面。如上所述的半导体封装，其中该第一半导体芯片边缘和该组接合线栓中 的一个接合线栓的距离大体上介于0.1mm 0.2mm。如上所述的半导体封装，其中该组接合线栓中的一个接合线栓的高度大 体上介于10拜 30阿。本发明提供一种半导体封装，包括以下元件，基底，具有第一表面和相 对第一表面的第二表面。多个接合线栓位于基底第二表面的接合垫上，其中 上述接合线栓包括第一组接合线栓和第二组接合线栓。第一半导体芯片，具 有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一表面通 过粘着物贴合基底的第二表面。第二半导体芯片，具有第一表面和相对第一 表面的第二表面，其中第二半导体芯片的第一表面贴合第一半导体芯片的第 二表面。第一组接合线，电性耦接第一半导体芯片和基底上的第一组接合线栓。第二组接合线，电性耦接第二半导体芯片和基底上的第二组接合线栓。如上所述的半导体封装，其中该粘着物不溢流覆盖和重叠该多个接合线 栓的顶部表面。如上所述的半导体封装，其中该多个接合线栓中的一个接合线栓的高度大体上介于10,~30,。如上所述的半导体封装，还包括封装体，封装该第一和该第二半导体芯 片、该第一和第二组接合线和该第一和第二组接合线栓。本发明提供一种系统级封装模块的制造方法，包括以下步骤。首先，提 供基底，具有第一表面和相对第一表面的第二表面，形成一组接合线栓于基 底的第二表面的接合垫上。接着，提供第一半导体芯片，具有第一表面和相 对第一表面的第二表面，其中第一半导体芯片的第一表面通过焊锡凸块，贴 合基底的第二表面，将填充材料填充于第一半导体芯片和基底间，并将焊锡 凸块封定。然后，提供第二半导体芯片，具有第一表面和相对第一表面的第 二表面，其中第二半导体芯片的第一表面贴合第一半导体芯片的第二表面。 接下来，线接合第二半导体芯片和基底上的接合线栓。如上所述的系统级封装模块的制造方法，其中该填充材料通过毛细动作 填入该第一半导体芯片和该基底的间隙，且该填充材料不溢流覆盖和重叠该 组接合线栓的顶部表面。本发明提供一种系统级封装模块的制造方法，包括以下步骤。首先，提 供基底，具有第一表面和相对第一表面的第二表面，形成第一组接合线栓和 第二组接合线栓于基底的第二表面的接合垫上。其后，提供第一半导体芯片， 具有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一表面 通过粘着物，贴合基底的第二表面。接下来，提供第二半导体芯片，具有第 一表面和相对第一表面的第二表面，其中第二半导体芯片的第一表面贴合第 一半导体芯片的第二表面。然后，利用第一组接合线，线接合第一半导体芯 片和基底上的第一组接合线栓。接着，利用第二组接合线，线接合第二半导 体芯片和基底上的第二组接合线栓。如上所述的系统级封装模块的制造方法，其中该粘着物不溢流覆盖和重 叠该多个接合线栓的顶部表面。本发明可通过接合线栓的设置，避免当填充物或粘着物溢流至邻近的接合垫时，产生污染或不适当的线接合，而造成合格率损失的问题。设计者可 不考虑贴合基底的大芯片边缘和接合垫的距离问题，从而设计较小尺寸的封 装。
图1显示一个公知包括接合线的倒装基础系统级封装的剖面图。图2A-2B显示公知系统级封装的剖面图，揭示公知系统级封装工艺的缺点。图3显示本发明一个实施例系统级封装的剖面图。图4显示本发明一个实施例中，应用于系统级封装的接合线栓的详细图示。图5显示本发明另一个实施例系统级封装的剖面图。其中，附图标记说明如下 10 封装体；20 基底； 30 第一表面；40 第二表面； 50 大尺寸芯片；55 第一半导体芯片； 60~焊锡凸块；70 填充材料； 75 粘性材料；80 小尺寸芯片； 85 第二半导体芯片；90 接合线； 95 接合垫； 100~封装体； 110 焊锡球；120 溢流问题； 130 接合线栓。
具体实施方式
以下详细讨论本发明较佳实施例的制造和使用，然而，根据本发明的概 念，其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用以揭示 本发明制造和使用的特定方法，并不用以限定本发明。在一些范例中，并未 详细描述熟知的结构和制造工艺，以避免模糊本发明。 '图3显示本发明一个实施例系统级封装的剖面图，如图所示，封装体IO 包括分别具有第一表面30和第二表面40的基底20，其中基底20可以是导线架(lead frame)、印刷电路板(PCB)，或是其它熟知的封装基底。多个焊锡 球110可设置于基底20的第一表面30，以耦接其它基底(未显示)。基底20 的第二表面有一组接合线栓130(bondwire stud)，其中接合线栓130可采用传 统的线接合或凸块工艺，形成于基底20上，且接合线栓可包括金、铜、铝、 上述的合金，或是其它熟知的导电材料。接合线栓130在贴合芯片于基底20 之前，形成于基底的接合垫(有时称为接合线手指)上。根据此方法，即使例 如环氧化物的填充，或是粘性材料溢流至接合垫上，只要接合线栓的顶部表 面是暴露的，且其上有足够的接合线区域，接合线即可恰当的接合至接合线 栓130。当然，接合线栓130的尺寸依照设计需求，在本发明的一个实施例 中，接合线栓130的高度介于10nm 3(^m之间。在本发明的另一个实施例 中，第一半导体芯片55的边缘至一组中的一个接合线栓130的距离约为 0.1mm 0.2mm。图4显示本发明一个实施例中，应用于系统级封装的接合线 栓的区域B的详细图示。在于基底20的第二表面40上形成一组接合线栓130之后，将第一半导 体芯片55以倒装的方式，贴合于基底20上方，以减少封装剖面尺寸。第一 半导体芯片55具有第一表面和相对第一表面的第二表面，其中第一半导体 芯片55的第一表面，经由多个焊锡凸块60贴合基底20的第二表面40。焊 锡凸块60可以是焊锡、金、铜、导电有机材料，或是其它熟知的导电材料 所组成。在另一个实施例中，可应用线接合(如图5所示)、自动胶带接合 (tape-automatic bonding, TAB)，或其它熟知的封装技术电性连接第一半导体 芯片55和基底20。接着，将一填充材料70填充于第一半导体芯片55和基底20之间，以 封装悍锡凸块，使整个结构坚固，且增加封装的可靠度，并缓冲例如热循环 的环境因素所产生的热应力。固定剂量的填充材料70(例如树脂)直接填充入 第一半导体芯片55和基底20的间隙中。之后，填充的树脂会通过毛细动作 填满整个间隙，树脂可接触接合线栓130，但是其不覆盖或是重叠接合线栓 130的顶部表面。在第一半导体芯片55和基底20的间隙中形成填充材料之后，，第二半 导体芯片85经由例如环氧化物的粘性材料，贴合于第一半导体芯片'55的背 部表面。通过传统的线接合工艺，接合线电性耦接第二半导体芯片85和基底20上的接合线栓130。之后，封装体100(例如热固性环氧化物、填充硅土、粘性聚合物，或其它熟知的材料或上述的组合)将第一和第二半导体芯片、接合线90和接合线栓封装，以避免因水气或其它环境的污染造成损坏。在本发明的另一个实施例中，如图5所示，第一半导体芯片55经由粘 性材料75(例如环氧化物)贴合基底20，且其它的接合线经由其它的接合线栓 电性连接第一半导体芯片和基底。本发明上述实施例的系统级封装可提供芯片设计者以下好处第一、本 发明可通过接合线栓，避免当填充物或粘着物溢流至邻近的接合垫时，产生 污染或不适当的线接合，而造成合格率损失的问题。第二、设计者在设计芯 片时，因不需考虑贴合基底的大芯片边缘和接合垫的距离至少大于0.3mm， 有较大的设计弹性。因此，设计者可不考虑上述问题，设计较小尺寸的封装。 虽然本发明己以较佳实施例揭示如上，然其并非用以限定本发明，任何 本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动 与润饰。因此，本发明的保护范围，当视随附的权利要求所界定的范围为准。
权利要求
1. 一种半导体封装，包括基底，具有第一表面和相对该第一表面的第二表面，一组接合线栓位于该基底的第二表面的接合垫上；第一半导体芯片，具有第一表面和相对该第一表面的第二表面，其中该第一半导体芯片的第一表面通过焊锡凸块贴合该基底的第二表面；填充材料，设置于该第一半导体芯片和该基底间，其中填充材料将该焊锡凸块封定；第二半导体芯片，具有第一表面和相对该第一表面的第二表面，其中该第二半导体芯片的第一表面贴合该第一半导体芯片的第二表面；及一组接合线，电性耦接该第二半导体芯片和该基底上的该组接合线栓。
2. 如权利要求1所述的半导体封装，其中该填充材料通过毛细动作填入 该第一半导体芯片和该基底的间隙，且该填充材料不溢流覆盖和/或重叠该组 接合线栓的顶部表面。
3. 如权利要求1所述的半导体封装，其中该第一半导体芯片边缘和该组 接合线栓中的一个接合线栓的距离大体上介于0.1mm 0.2mm。
4. 如权利要求1所述的半导体封装，其中该组接合线栓中的一个接合线 栓的高度大体上介于10pm~3(^m。
5. —种半导体封装，包括基底，具有第一表面和相对该第一表面的第二表面，多个接合线栓位于 该基底的第二表面的接合垫上，其中该多个接合线栓包括第一组接合线栓和 第二组接合线栓；第一半导体芯片，具有第一表面和相对该第一表面的第二表面，其中该 第一半导体芯片的第一表面通过粘着物贴合该基底的第二表面；第二半导体芯片，具有第一表面和相对该第一表面的第二表面，其中该 第二半导体芯片的第一表面贴合该第一半导体芯片的第二表面；及第一组接合线，电性耦接该第一半导体芯片和该基底上的该第一组接合 线栓；及第二组接合线，电性耦接该第二半导体芯片和该基底上的第二组接合线栓。
6. 如权利要求5所述的半导体封装，其中该粘着物不溢流覆盖和重叠该 多个接合线栓的顶部表面。
7. 如权利要求5所述的半导体封装，其中该多个接合线栓中的一个接合 线栓的高度大体上介于10pm~3(Vm。
8. 如权利要求5所述的半导体封装，还包括封装体，封装该第一和该第 二半导体芯片、该第一和第二组接合线和该第一和第二组接合线栓。
9. 一种系统级封装模块的制造方法，包括 提供基底，具有第一表面和相对该第一表面的第二表面； 形成一组接合线栓于该基底的第二表面的接合垫上； 提供第一半导体芯片，具有第一表面和相对该第一表面的第二表面，其中该第一半导体芯片的第一表面通过焊锡凸块贴合该基底的第二表面；将填充材料填充于该第一半导体芯片和该基底间，并将该焊锡凸块封定；提供第二半导体芯片，具有第一表面和相对该第一表面的第二表面，其 中该第二半导体芯片的第一表面贴合该第一半导体芯片的第二表面；及 线接合该第二半导体芯片和该基底上的接合线栓。
10. 如权利要求9所述的系统级封装模块的制造方法，其中该填充材料 通过毛细动作填入该第一半导体芯片和该基底的间隙，且该填充材料不溢流 覆盖和重叠该组接合线栓的顶部表面。
11. 一种系统级封装模块的制造方法，包括 提供基底，具有第一表面和相对该第一表面的第二表面； 形成第一组接合线栓和第二组接合线栓于该基底的第二表面的接合垫上；提供第一半导体芯片，具有第一表面和相对该第一表面的第二表面，其 中该第一半导体芯片的第一表面通过粘着物贴合该基底的第二表面；提供第二半导体芯片，具有第一表面和相对该第一表面的第二表面，其 中该第二半导体芯片的第一表面贴合该第一半导体芯片的第二表面；利用第一组接合线，线接合该第一半导体芯片和该基底上的该第一组接 合线栓；及利用第二组接合线，线接合该第二半导体芯片和该基底上的该第二组接 合线栓。
12.如权利要求11所述的系统级封装模块的制造方法，其中该粘着物不 溢流覆盖和重叠该多个接合线栓的顶部表面。
全文摘要
一种半导体封装、及系统级封装模块的制造方法。在一个实施例中，系统级封装包括具有第一表面和相对第一表面的第二表面的基底，且一组接合线栓位于基底第二表面的接合垫上。第一半导体芯片具有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一表面通过焊锡凸块贴合基底的第二表面。填充材料设置于第一半导体芯片和基底间，其中填充材料将焊锡凸块封定。第二半导体芯片具有第一表面和相对第一表面的第二表面，其中第二半导体芯片的第一表面贴合第一半导体芯片的第二表面。一组接合线电性耦接第二半导体芯片和基底上的接合线栓。本发明可避免因填充物或粘着物溢流至邻近的接合垫时造成的合格率的损失，从而可设计出较小尺寸的封装。
文档编号H01L25/00GK101221946SQ20071012736
公开日2008年7月16日 申请日期2007年7月2日 优先权日2007年1月11日
发明者刘忆台, 曹佩华, 林亮臣, 江浩然, 牛保刚 申请人:台湾积体电路制造股份有限公司