专利名称：芯片堆叠封装的制作方法
技术领域：
本发明涉及芯片堆叠封装，更具体地，涉及芯片堆叠封装，其包含晶片 级或芯片级堆叠的芯片。
背景技术：
半导体工业的新近趋势是使便宜的半导体产品紧密、薄、轻、快、多功 能并高效，从而具有高可靠性。为了实现此目的，封装技术被用作一项为设 计这种半导体产品的重要技术。
例如，芯片堆叠封装是芯片尺寸的封装，如果必要，通过晶片级或芯片 级堆叠芯片被构造。因为芯片被堆叠在布线基板上，芯片堆叠封装可具有高 的芯片堆叠密度。另外，因为不同种类的芯片(例如，存储芯片和控制芯片)
可被堆叠，芯片堆叠封装被用作系统级封装(system-in-package, SiP)。
在芯片堆叠封装中，多个芯片需要彼此电连接，其中芯片被布置在芯片 堆叠封装的上部或者下部。因此，芯片堆叠封装包括穿过芯片形成的贯通电 极(through via electrode ),使芯片通过贯通电极可彼此电连接。然而，因 为在芯片堆叠封装中芯片使用贯通电极彼此连接，所以芯片堆叠封装的电特 性(electrical characteristics )可能劣化。
发明内容
本发明提出 一种具有改良电特性的芯片堆叠封装。
根据本发明的一个方面，提供一种芯片堆叠封装，其包括利用粘着层 (adhesive layer)作为中间媒介堆叠的多个芯片；还包括穿过芯片形成以电 连接芯片的贯通电极。其中贯通电极包括电源贯通电极、接地贯通电极和信 号传递贯通电极中的一个，其中电源贯通电极和接地贯通电极由第一材料形 成，其中信号传递贯通电极由不同于第 一材料的第二材料形成。
第 一材料的电阻率可小于第二材料的电阻率。
电源贯通电极和接地贯通电极每个可由铜形成，信号传递贯通电极可由掺杂有杂质的多晶硅形成。芯片可形成在晶片上，且晶片级堆叠芯片，因此 包括晶片堆叠封装。芯片可形成在布线基底上，且外部输入/输出(1/0)端 可形成在布线基底的底面。
根据本发明的另一个方面，提供一种芯片堆叠封装，包括利用粘着层作
为中间媒介堆叠的多个芯片；和穿过芯片形成以彼此电连接芯片的贯通电 极。贯通电极可分为电源贯通电极，接地贯通电极和信号传递贯通电极，电 源贯通电极和接地贯通电极每个的截面尺寸不同于信号传递贯通电极的截 面尺寸。
电源贯通电极和接地贯通电极每个的直径可以大于信号传递贯通电极 的直径。电源贯通电极和接地贯通电极每个可由铜形成，信号传递贯通电极 可由掺杂有杂质的多晶硅形成。
根据本发明的又一个方面，芯片堆叠封装可包括至少两个电源贯通电 极，形成在芯片堆叠封装的中部或两个边缘并设置成彼此相邻，该至少两个 电源贯通电极被构造成向芯片封装供电；至少两个接地贯通电极，形成在芯
片堆叠封装的中部或两个边缘并设置成彼此相邻且与所述至少两个电源贯 通电极相邻，该至少两个接地贯通电极被构造成将芯片堆叠封装接地；至少 两个信号传递贯通电极形成在芯片封装的中部或两个边缘并设置成彼此相 邻且与所述至少两个接地贯通电极相邻，该至少两个信号传递贯通电极被构 造成向芯片封装传递电信号。
通过参照附图描述详细本发明示范性实施例，本发明的以上和其他特性 和优势将变得更加明显，附图中
图1是根据本发明一个实施方式的芯片堆叠封装的平面图； 图2和3分别是沿图i中ii - n线和ni - in线的芯片堆叠封装的截面图； 图4是根据本发明另一个实施方式的芯片堆叠封装的平面图5和6分别是沿图4中V - V线和VI - VI线的芯片堆叠封装的截面图7是根据本发明又一个实施方式的芯片堆叠封装的平面图8和9分别是沿图7中雨—VI11线和IX — IX线的芯片堆叠封装的截面图;
图IO是根据本发明又一个实施方式的芯片堆叠封装的平面图11和12分别是沿图10中XI-XI线和XI1-XI1线的芯片堆叠封装的截面图；以及
图13和14分别是根据本发明实施方式可被用在芯片封装中的贯通电极
的截面图。
具体实施例方式
本发明可适用于包括晶片级或芯片级堆叠芯片的芯片堆叠封装。具体 地，本发明可适用于包括晶片级堆叠芯片的芯片堆叠封装，即晶片堆叠封装。 在晶片堆叠封装中，可减小每个被堆叠芯片的厚度，从而减小晶片堆叠封装 的厚度。
在包括晶片级和芯片级堆叠芯片的芯片堆叠封装中，贯通电极(through via electrode )可有三种分类电源贯通电极、接地贯通电极和信号传递贯通 电极。另外，可构造芯片堆叠封装使电源贯通电极、接地贯通电极和信号传 递贯通电极具有相对不同的直径，并根据它们不同的电特性可由不同的材料 形成，从而改善芯片堆叠封装的电特性。
例如，通过增加电源贯通电极和接地贯通电极的横截面，电源贯通电极 和接地贯通电极每个的电感和电阻可被减小。另外，总电流可平稳流经电源 贯通电极和接地贯通电极，从而改善芯片堆叠封装的噪声特性。通过相对于 电源贯通电极和接地贯通电极的横截面减小信号传递贯通电极的横截面，信 号传递贯通电极的电容可被减小，从而改善芯片堆叠封装的信号传递特性。
作为另 一个实例，电源贯通电极和接地贯通电极每个由具有低电阻率的 材料形成，例如铜，因此总电流可平稳流经芯片堆叠封装，从而改善芯片堆 叠封装的噪声特性。另外，信号传递贯通电极是由掺杂有杂质的多晶硅形成， 因此具有大于铜的电阻率。例如，杂质可为硼、砷和磷。通过用多晶硅形成 信号传递贯通电极减小信号传递贯通电极的尺寸，芯片堆叠封装的制造费用 可被降低。
如上所述，在芯片堆叠封装中，电源贯通电极、接地贯通电极和信号传 递贯通电极可单独形成，如果需要也可结合起来形成。
现在将参照附图更充分的描述本发明，其中示出本发明的实施例。然而， 本发明可在不同的形式中实施，不应被限制在这里阐述的实施方式来解释。 相反，提供这些实施方式使公开更加透彻和完整，并将本发明构思充分传达 到本领域技术人员。附图中相同的参考标号表示相同的部件。图l是根据本发明一个实施方式的芯片堆叠封装500的平面图。图2和
3分别是沿图i中n - n线和in - m线的芯片堆叠封装500的截面图。
参考图1至3，芯片堆叠封装500包括布线基底10、多个芯片100、以 及多个粘着层108,其中芯片100以粘着层108作为中间媒介被晶片级或芯 片级堆叠在布线基底IO上。利用穿过芯片IOO形成的贯通电极102、 104和 106，芯片IOO彼此电连接，并电连接到布线基底10。
芯片IOO形成在硅晶片上，并且贯通电极102、 104、和106穿过硅晶片 形成。外部输入/输出(I/O)端110,其每个可形如焊料球(solder ball )，形 成在布线基底10的底面。每个粘着层108可是粘合带。布线基底10是可选 的，可被包括和使用，也可不被包括和使用。
在图l至3中，芯片100的数目以四个来显示，但如果需要可使用多于 或者少于四个。在图l至3中，芯片的尺寸表示成相同的，但如果需要，尺 寸可不同。另外，芯片IOO每个可以是存储芯片或者控制芯片。在图2中， 图的上部表示芯片IOO中的一个。
当晶片级堆叠芯片100时，芯片IOO可以是多个芯片IOO中的一个，每 个都形成在硅晶片上。这种情况下，芯片堆叠封装500可以是晶片堆叠封装。 当芯片堆叠封装是晶片堆叠封装时，包括芯片IOO的晶片可被堆叠在布线基 底10上。然后，贯通电极102、 104、 106可同时形成。在晶片级晶片堆叠 封装中，芯片IOO的厚度可被显著减小，因此，芯片堆叠封装的整体厚度可 被减小。在图1至3中，当芯片级堆叠芯片100时，贯通电极102、 104和 106可形成在每个芯片100中，然后可堆叠芯片100。
如上所述，芯片堆叠封装500包括形成在芯片堆叠封装500的中部以彼 此电连接芯片100的贯通电极102、 104和106。贯通电极102、 104和106 每个构造成具有大约几百纳米到几微米的范围的直径dl。贯通电极102、 104 和106每个可形成如下包括每个芯片100的硅晶片被激光打孔或者用光刻 以形成通孔(via hole ),通孔被完全或者部分填入掺有导电材料或者杂质(例 如，硼、砷和磷)的多晶硅，其可通过电镀(plating )或者化学气相沉积(CVD ) 形成。当用光刻法形成通孔时，采用反应离子刻蚀(reactive ion etching )。 结果，贯通电极102， 104和106被用于电连接设置在芯片堆叠封装500上 部和下部的芯片100。
贯通电极可形成在芯片堆叠封装500的中部。在这点上，贯通电极102、104和106可直接形成在芯片IOO上形成的芯片焊垫(chip pad)(未示出) 中，或可选择地，芯片焊垫可形成在贯通电极102、 104和106周围。另外， 贯通电极102、 104和106可形成在重新分布(redistribution)芯片焊垫中， 其中芯片焊垫是重新分布的。在图1至3中，芯片堆叠封装500具有中心焊 垫结构，该中心焊垫结构具有形成在芯片堆叠封装500中部的芯片焊垫。因 此，当用焊线(在需要的位置)连接芯片焊垫和布线基底10时，容易执行 引线焊接(wire bounding )过程。另外，因为芯片焊垫重新分布不是必须的， 所以，芯片堆叠封装可被更自由地设计。
芯片堆叠封装500的贯通电极102、 104和106可分别分类如下电源 贯通电极102，用于向芯片堆叠封装500供电；接地贯通电极104，用于将 芯片堆叠封装500接地；信号传递贯通电极106,用于向芯片堆叠封装500 传递电信号。
在图1至3中，电源贯通电极102、接地贯通电极104和信号传递贯通 电极106根据其功能可由相对不同的材料形成。也就是说，电源贯通电极102 和接地贯通电极104每个由具有低电阻率的材料形成，例如铜。当电源贯通 电极102和接地贯通电极104每个由铜形成时，电源贯通电极102和接地贯 通电极104的电阻被减小。另外，总电流可平稳流经芯片堆叠封装500，从 而改善芯片堆叠封装500的噪声特性。
信号传递贯通电极106可由掺杂有杂质的多晶硅形成，其电阻率大于铜。 当信号传递贯通电极106是由摻杂有杂质的多晶硅形成时，因为多晶硅便宜， 芯片堆叠封装的制造成本相比于铜的情况可被降低。另外，当信号传递贯通 电极106由掺杂有杂质的多晶硅形成时，信号传递贯通电极106可预先在硅 晶片上形成，例如，在芯片IOO制造期间。
图4是根据本发明另一个实施方式的芯片堆叠封装500a的平面图。图5 和6分别是沿图4中V - V线和VI - Vl线的芯片堆叠封装500a的截面除了电源贯通电极102a和接地贯通电极104a每个的直径d2大于信号 传递贯通电极106的直径d3之外，芯片堆叠封装500a与芯片堆叠封装500 基本相同。因此，图1至3的描述基本适用于本实施方式。
根据其功能，构建芯片堆叠封装500a使电源贯通电极102a和接地贯通 电极104a每个的横截面尺寸可不同于信号传递贯通电极106a的横截面尺 寸。具体地，芯片堆叠封装500a的每个电源贯通电极102a和接地贯通电极 104a被构造成具有直径d2为几十微米的横截面，因此大于信号传递贯通电 极106的4黄截面。信号传递贯通电极106构造成具有以在大约几百纳米到几 微米的范围的直径为d3的对黄截面，因此小于电源贯通电极102a和接地贯通 电极104a每个的横截面。
随着电源贯通电极102a和接地贯通电极104a每个的横截面增加，电源 贯通电极102a和接地贯通电极104a每个的电感和电阻可被减小。因此，电 流可平稳流经芯片堆叠封装500a，从而改善芯片堆叠封装的噪声特性。另外， 通过减小信号传递贯通电极106的横截面，贯通电极106的电容可被减小， 从而改善芯片堆叠封装500a的信号特性。
另外，构造芯片堆叠封装500a使电源贯通电极102a和接地贯通电极 104a由铜形成，信号传递贯通电极106由掺杂有杂质的多晶硅形成。通过用 铜形成电源贯通电极102a和接地贯通电极104a，电源贯通电极102a和接地 贯通电极104a的每个可容易的形成有大于信号传递贯通电极106横截面的 横截面。通过用掺杂有杂质的多晶硅形成信号传递贯通电极106，信号传递 贯通电极106可容易的形成有小于电源贯通电极102a和接地贯通电极104a 横截面的横截面。
当信号传递贯通电极106由掺杂有杂质的多晶硅形成时，通过减小其直 径可在一定区域形成更多的信号传递贯通电极。贯通电极106 (具有相对小 的直径)的电容被减小，从而改善芯片堆叠封装500a的信号特性。
图7是根据本发明又一个实施方式的芯片堆叠封装600的平面图。图8 和9分别是沿图7中雨-雨线和IX - IX线的芯片堆叠封装的截面具体地，除了贯通电极202、 204和206形成在多个芯片200的两个边 缘附近之外，芯片堆叠封装600与芯片堆叠封装500基本相同。因此，图l 至3的描述基本适用于本实施方式。更具体地，芯片堆叠封装600包括布线 基底10、芯片200、以及多个粘着层108，其中芯片200被堆叠并通过粘着 层108作为中间々某介彼此粘合。通过形成在芯片200中的贯通电极102、 104 和106,芯片200彼此电连接并电连接到布线基底10上。
芯片200形成在硅晶片上，贯通电极202、 204和206贯通硅晶片形成。 外部1/0端110，其每个形如焊锡球，形成在布线基底的底面。每个粘着层 108可是粘合带。布线基底10是可选的，其可被包含和使用，也可不被包含和使用。
在图7至9中，芯片100的数目以四个来显示，但本领域的技术人员可 认识到，如果需要，可使用多于一个芯片。在图7至9中，芯片200的尺寸 可被表示成相同，但如果需要，可表示成不同。另外，芯片200每个可是存 储芯片或者控制芯片。在图8中，图的上部表示芯片200的一个。
在图7至9中，当晶片级堆叠芯片200时，芯片200可以是形成在硅晶 片上的多个芯片200中的一个。这种情况下，芯片堆叠封装600可以是晶片 堆叠封装。当芯片堆叠封装600是晶片堆叠封装时，包含芯片200的晶片可 被堆叠在布线基底10上，然后，电源、接地和信号传递贯通电极可同时形 成。在晶片级堆叠的芯片堆叠封装中，芯片200的厚度被减小，因此，芯片 堆叠封装600的总厚度可被减小。在图7至9中，当芯片级堆叠芯片200时， 电源、接地和信号传递贯通电极可形成在芯片200中，然后可堆叠芯片200。
芯片堆叠封装600包括形成在芯片200两个边缘附近的电源、接地和信 号传递贯通电极202、 204和206。在此，电源、4妾地和信号传递贯通电极 202、 204和206可直接形成于芯片200上的芯片焊垫(未示出)中，或可选 #^也，芯片焊垫可形成在电源、^接地和信号传递贯通电极202、 204和206 周围。另外，电源、接地和信号传递贯通电极202、 204和206可形成在重 新分布芯片焊垫中，其中芯片焊垫是重新分布的。在图7至9中，芯片堆叠 封装600具有边缘焊垫结构，该边缘焊垫结构具有形成在芯片堆叠封装600 边缘附近的芯片焊垫。
在图7到9中，电源贯通电极202、接地贯通电极204以及信号传递贯 通电极206根据其功能可由相对不同的材料形成，与图l至3的实施方式的 情况相似。
具体地，电源贯通电极202和接地贯通电极204每个可由具有低电阻率 的材料形成，例如铜。当电源贯通电极202和接地贯通电极204由铜形成时， 电源贯通电极102和接地贯通电才及104的电阻华皮减小。另外，电流可平稳流 经芯片堆叠封装600，从而改善芯片堆叠封装500的噪声特性。
信号传递贯通电极206可由掺杂有杂质的多晶硅形成，其电阻率大于铜。 当信号传递贯通电极206由掺杂有杂质的多晶硅形成时，因为多晶硅便宜， 芯片堆叠封装600的制造成本相对于铜的情况可降低。另外，当信号传递贯 通电极206由掺杂有杂质的多晶硅形成时，信号传递贯通电极206可预先在硅晶片上形成，例如，在芯片200的制造期间形成。
图10是根据本发明又一个实施方式的芯片堆叠封装600a的平面图。图 11和12分别是沿图10中XI-XI线和XII-XII线的芯片堆叠封装600a的截面图。
具体地，除了电源贯通电极202a和接地贯通电极204a每个的直径d2 比信号传递贯通电极206的直径d3大之外，芯片堆叠封装600a与芯片堆叠 封装600基本相同。因此，图7到9的描述可基本适用于本实施方式。
构造芯片堆叠封装600a使电源贯通电极202a和接地贯通电极204a每 个的横截面尺寸与信号传递贯通电极206的横截面尺寸不同。
具体地，芯片堆叠封装600a的电源贯通电极202a和接地贯通电极204a 每个构造成具有大约几微米到几十微米的范围的直径d2的横截面，因此大 于信号传递贯通电极206的横截面。信号传递贯通电极206构造成具有在大 约几百纳米到几微米的范围的直径dl的横截面，因此小于电源贯通电极 202a和接地贯通电极204a每个的横截面。
同样的，通过增加电源贯通电极202a和接地贯通电极204a每个的横截 面，电源贯通电极202a和4妄地贯通电一及204a每个的电感和电阻可纟皮减小。 因此，总体电流可平稳流经芯片堆叠封装600a，从而改善芯片堆叠封装600a 的噪声特性。另外，通过减小信号传递贯通电极206的横截面，可减小贯通 电极206的电容，从而改善芯片堆叠封装600a的信号传递特性。
另外，构造芯片堆叠封装600a使电源贯通电极202a和接地贯通电极 204a由铜形成，信号传递贯通电极206由掺杂有杂质的多晶硅形成。通过用 铜形成电源贯通电极202a和4妻地贯通电极204a,电源贯通电极202a和接地 贯通电极204a可很容易形成有较大直径的横截面。通过用掺杂有杂质的多 晶硅形成信号传递贯通电极206,信号传递贯通电极206可很容易形成从而 有小的才黄截面。
特别地，当信号传递电极206由掺杂有杂质的多晶硅形成时，通过相比 于信号传递贯通电极206的直径减小其直径，在一定区域内可形成更多的信 号传递贯通电极。具有相对小直径的信号传递电极206的电容被减小，从而 改善了芯片堆叠封装600a的信号特性。
图13和14分别是贯通电极310和320的截面图，根据本发明的实施方 式，其可被用于芯片堆叠封装中。特别地，将贯通硅晶片300的通孔填满铜形成示于图13中的贯通电极 310。将通过硅晶片300的通孔填满掺杂有杂质的非晶硅形成示于图14中的 贯通电极320。如图13所示，由铜形成的贯通电极310具有小的纵横比(aspect ratio)和在几微米到几十微米的范围内的大的直径，因此，可看到贯通电极 310的横截面较大。因为由铜形成的贯通电极310具有较大的直径，在实际 制造芯片时，贯通电极310可直接形成在焊垫中。可选择地，贯通电极310 可形成在划片(scribe)区域中。因此，由铜形成的贯通电极310，有利于作 为如上所述的电源贯通电极和接地贯通电极。
另外，如图14所示，因为由掺杂有杂质的多晶硅形成的贯通电极320 具有较大的纵横比和在几百纳米到几微米的范围内的较小直径，可看到贯通 电极310的横截面较小。因为由掺杂有杂质的多晶硅形成的贯通电极320具 有小直径，在实际制造芯片时，贯通电极320可形成在电路单元(circuit unit) 附近。因此，由掺杂有杂质的多晶硅形成贯通电极320有利于作为如上所述 的信号传递通孔。根据以上描述，如果根据设计合理使用由铜形成的贯通电 极310和由掺杂有杂质的多晶硅形成的贯通电极320，可改善芯片堆叠封装 的电特性。
根据本发明的以上实施方式，在包括晶片级和芯片级堆叠芯片的芯片堆 叠封装中，贯通电极可被分类为电源贯通电极、接地贯通电极以及信号传递 贯通电极。另外，构造芯片堆叠封装使电源贯通电极、接地贯通电极和信号 传递贯通电极可具有相对不同的直径，根据其电特性，可由相对不同的材料 形成，从而改善芯片堆叠封装的电性能。
此外，电源贯通电极和接地贯通电极是由具有低电阻率的铜形成，并且 具有大的横截面。因此，电源贯通电极和接地贯通电极的电感和电阻被减小。 另外，所有电流都能平稳流经芯片堆叠封装，从而改善芯片堆叠封装的噪声 特性。信号传递贯通电极由多晶硅形成，并具有小于电源贯通电极和接地贯 通电极横截面直径的横截面直径，不考虑其电阻率。因此，信号传递贯通电 极的电容被减小，从而改善芯片堆叠封装的信号传递特性。
虽然参照相关的实施例具体展示和描述了本发明，然而本领域的技术人 员可理解在不脱离由随附的权利要求所界定的本发明的精神和范围的情况 下，可作出各种形式和细节的修改。
本申请要求在韩国知识产权局于2007年IO月3日提交的韩国专利申请 No. 10- 2007-0109698的权益，这里并入其全部公开内容作为参考。
权利要求
1、一种芯片堆叠封装，包括利用粘着层作为中间媒介被堆叠的多个芯片，还包括穿过所述芯片形成以电连接所述芯片的贯通电极，其中所述贯通电极包括电源贯通电极、接地贯通电极和信号传递贯通电极，其中所述电源贯通电极和所述接地贯通电极由第一材料形成，并且其中所述信号传递贯通电极由不同于所述第一材料的第二材料形成。
2、 如权利要求1所述的封装，其中所述第一材料的电阻率小于所述第 二材料的电阻率。
3、 如权利要求2所述的封装，其中所述电源贯通电极和所述接地贯通 电极每个由铜形成，并且其中所述信号传递贯通电极由掺杂有杂质的多晶硅 形成。
4、 如权利要求1所述的封装，其中所述芯片形成在晶片上，并晶片级 堆叠芯片，从而包括晶片堆叠封装。
5、 如权利要求1所述的封装，其中所述芯片形成在布线基底上，外部 输入/输出端形成在所述布线基底的底面。
6、 一种芯片堆叠封装，包括利用粘着层作为中间媒介堆叠的多个芯片；以及其中所述贯通电极包括电源贯通电极、接地贯通电极和信号传递贯通电 极，并且其中所述电源贯通电极和所述接地贯通电极每个的横截面尺寸不同 于所述信号传递贯通电极的横截面尺寸。
7、 如权利要求6所述的封装，其中所述电源贯通电极和所述接地贯通 电极每个的直径大于所述信号传递贯通电极的直径。
8、 如权利要求7所述的封装，其中所述电源贯通电极和所迷接地贯通 电极每个的直径在几微米到几十微米的范围内，并且其中所述信号传递贯通 电极直径在几百纳米到几微米的范围内。
9、 如权利要求7所述的封装，其中所述电源贯通电极和所述接地贯通 电极每个由铜形成，并且其中所述信号传递贯通电极由掺杂有杂质的多晶硅 形成。
10、 如权利要求7所述的封装，其中所述芯片形成在晶片上，并晶片级 堆叠芯片，从而包括晶片堆叠封装。
11、 如权利要求6所述的封装，其中所述芯片形成在布线基底上，外部 输入/输出端形成在所述布线基底的底面。
12、 一种芯片堆叠封装，包括利用粘着层作为中间媒介堆叠在布线基底上的多个芯片；以及 贯通电极，其中所述贯通电极包括电源贯通电极、接地贯通电极和信号传递贯通电 极，并且其中所述电源贯通电极和所述接地贯通电极每个的横截面尺寸大于 所述信号传递贯通电极的横截面尺寸，并且其中所述电源贯通电极和所述接 地贯通电极每个由较低电阻率材料形成，其电阻率低于用以形成所述信号传 递贯通电极的材料的电阻率。
13、 如权利要求12所述的封装，其中所述电源贯通电极和所述接地贯 通电极每个由铜形成，并且其中所述信号传递贯通电极由掺杂有杂质的多晶 硅形成。
14、 如权利要求12所述的封装，其中所述芯片形成在晶片上，并晶片 级堆叠芯片，从而包括晶片堆叠封装。
15、 如权利要求12所述的封装，其中所述芯片形成在布线基底上，外 部输入/输出端形成在所述布线基底的底面。
16、 如权利要求12所述的封装，还包括至少两个电源贯通电极，形成在所述芯片堆叠封装的中部，并设置成彼至少两个接地贯通电极，形成在芯片堆叠封装的中部，并设置成彼此相 邻，且与所述至少两个电源贯通电极相邻，构造所述至少两个接地贯通电极 以将所述芯片堆叠封装接地；以及至少两个信号传递贯通电极，形成在芯片堆叠封装的中部，并设置成彼 此相邻，且与所述至少两个接地贯通电极相邻，构造所述至少两个信号传递 贯通电极以向所述芯片堆叠封装传递电信号。
17、 如权利要求16所述的封装，其中所述至少两个信号传递贯通电极 设置成与所述至少两个电源贯通电极相邻，其中所述至少两个电源贯通电极和所述至少两个接地贯通电极的直径在几微米到几十微米的范围内，其中所 述至少两个信号传递贯通电极的直径在几百纳米到几微米的范围内。
18、 如权利要求17所述的封装，其中所述至少两个电源贯通电极和所述至少两个接地贯通电极各由铜形成，并且其中所述至少两个信号传递贯通 电极由掺杂有杂质的多晶硅形成。
19、 如权利要求12所述的封装，还包括至少两个电源贯通电极，形成在所述芯片堆叠封装至少两个边缘的附至少两个接地贯通电极，形成在所述芯片堆叠封装至少两个边缘的附 近，构造所述至少两个接地贯通电极以将所述芯片堆叠封装接地；以及至少两个信号传递贯通电极，形成在所述芯片堆叠封装至少两个边缘的 附近，构造所述至少两个信号传递贯通电极以向所述芯片堆叠封装传递电信
20、 如权利要求19所述的封装，其中所述至少两个信号传递贯通电极 设置成与(a)所述至少两个电源贯通电极和(b)所述至少两个接地贯通电 极中的 一个相邻，其中所述至少两个电源贯通电极和所述至少两个接地贯通 电极的直径在几微米到几十微米的范围内，其中所述至少两个信号传递贯通 电极的直径在几百纳米到几微米的范围内，其中所述至少两个电源贯通电极 和所述至少两个接地贯通电极各由铜形成，并且其中所述至少两个信号传递 贯通电极由掺杂有杂质的多晶硅形成。
全文摘要
芯片堆叠封装包括利用粘着层作为中间媒介堆叠的多个芯片和穿过芯片形成以电连接芯片的贯通电极。贯通电极分作电源贯通电极、接地贯通电极或信号传递贯通电极。电源贯通电极和接地贯通电极由第一材料形成，例如铜，并且信号传递贯通电极由第二材料形成，例如掺杂有杂质的多晶硅。不考虑其电阻率，信号传递贯通电极可具有直径小于电源贯通电极和接地贯通电极横截面直径的横截面。
文档编号H01L23/48GK101425508SQ200810131010
公开日2009年5月6日 申请日期2008年8月19日 优先权日2007年10月30日
发明者姜善远, 李钟周, 白承德 申请人:三星电子株式会社