专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，特别涉及包含具有金属栅电
极的MISFET的互补型半导体装置及其制造方法。
背景技术：
近年来，在C誦MISFET(complementary metal insulator semiconductor
FET:互补型金属氧化膜半导体场效应晶体管)中，随着微细化，由SiON 构成的栅极绝缘膜薄膜化，隧道电流导致的通过栅极绝缘膜的漏电流成 为问题。
对于此，栅极绝缘膜的材料使用作为high-k材料(高介电常数材料) 的铪或硅酸铪，将栅极绝缘膜作成一定膜厚，防止产生漏电流。此外， 在栅电极使用high-k材料的情况下，由于在与硅栅电极的界面上发生费 米能级钉扎效应(Fermi-level Pi皿ing),因此取代多晶硅而在栅电极材 料中使用硅化镍(nickel silicide )等金属栅电极(例如，非专利文献1、 2)。
例如，在栅极绝缘膜使用high-k材料、p沟道MISFET的金属栅电 极使用单硅化镍相态(nickel monosilicide phase ) ( NiSi) 、 n沟道MISFET 的金属栅电极使用镍充足的硅化镍相态(Ni2Si等)的C-MISFET中，对 于有效作函数来说，在p沟道MISFET中为4.8eV、在n沟道MISFET 中为4.5eV。
专利文献l:美国专利第6599831号
非专利文献1: 2006 Symposium on VLSI Technology Digest of Technical Papers,p. 116
非专利文献2: International Electron Devices Meeting 2004 Technical Digest p. 83
但是，在考虑更加微细化的情况下，要求使阈值电压更低。即，需 要使p沟道MISFET的有效作函数更高，使n沟道MISFET的有效作函 数更低。
此外，在形成硅化镍电极的步骤中，在n沟道及p沟道的MISFET
中形成多晶珪4册极之后，由RIE将p沟道的MISFET的多晶硅4册极刻蚀 为预定膜厚，并且，对多晶硅栅极进行硅化物化。但是，还存在如下问 题由RIE形成的多晶硅栅极的膜厚产生不均，p沟道的MISFET的阈 值电压在元件间不均。
发明内容
因此，本发明的目的在于提供一种含有阈值电压较低、在晶体管间 不存在阔值电压不均的晶体管的半导体装置。
本发明是一种含有n沟道晶体管和p沟道晶体管的互补型半导体装 置，其特征在于n沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜 上且含有由第一金属(Ml)与硅(Si)构成的第一化合物层的第一金属 栅电极，p沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜上且含有 由第一金属(Ml )、第二金属(M2)与硅(Si)构成的第二化合物层 的第二金属栅电极，第一化合物层的组成由组成式MlSi"l《x)表示， 第二化合物层的组成由组成式MlM2Siy(0 < y《0.5)表示。
此外，本发明的含有n沟道晶体管和p沟道晶体管的互补型半导体 装置的制造方法的特征在于，具有如下步骤准备半导体衬底；在半导 体衬底上规定n沟道晶体管形成区域和p沟道晶体管形成区域，在各个 区域层叠栅极绝缘膜、和由第一金属(Ml)与硅(Si)构成的笫一化合 物层、伪栅极金属层；选择性地除去p沟道晶体管形成区域的伪栅极金 属层；以覆盖半导体衬底的方式形成第二金属(M2)层；利用热处理， 使p沟道晶体管形成区域的第一化合物层和第二金属(M2)层反应，形 成由第一金属(Ml )、第二金属(M2)、硅(Si)构成的第二化合物 层的金属栅电极。
在本发明中，能够提供含有阈值电压较低并且在晶体管间不存在阈 值电压不均的晶体管的互补型半导体装置。
图1是本发明的实施方式1的半导体装置的剖面图。 图1A是本发明的实施方式1的半导体装置的制造步骤的剖面图。 图1B是本发明的实施方式1的半导体装置的制造步骤的剖面图。 图1C是本发明的实施方式1的半导体装置的制造步骤的剖面图。
图1D是本发明的实施方式1的半导体装置的制造步骤的剖面图。 图1E是本发明的实施方式1的半导体装置的制造步骤的剖面图。 图2是本发明的实施方式2的半导体装置的剖面图。 图2A是本发明的实施方式2的半导体装置的制造步骤的剖面图。 图2B是本发明的实施方式2的半导体装置的制造步骤的剖面图。 图2C是本发明的实施方式2的半导体装置的制造步骤的剖面图。 图3A是热处理前的金属栅电极的构成。 图3B是热处理后的金属栅电极的构成。
具体实施方式
实施方式1
图1是整体由100表示的本实施方式1的半导体装置的剖面图。半 导体装置 100是包括n沟道MISFET(n-MISFET)和p沟道 MISFET(p-MISFET)的C-MISFET(互补型金属氧化膜半导体场效应晶体 管)。
半导体装置100具有例如由硅构成的半导体衬底1,在半导体衬底 1上形成p阱区域la和n阱区域lb。在p阱区域la和n阱区域lb之间 设置例如由氧化硅构成的元件隔离区域2。在p阱区域la、 n阱区域lb 上设置由high-k材料构成的栅极绝缘膜3。栅极绝缘膜3例如由铪或硅 酸铪构成，但是，也能够使用氧化硅或氮氧化硅等。
在p阱区域la上，隔着栅极绝缘膜3设置由硅化钽(TaSix: x为1 以上，优选约为2)(由第一金属(Ml)和硅(Si)构成的第一化合物) 层4、和鵠(W)层5构成的金属栅电极。以例如由氮化硅构成的側墙 (side wall) 7覆盖金属栅电极的侧壁。
另一面，在n阱区域lb上，隔着栅极绝缘膜3设置由镍钽硅化 物(NiTaSiy: y大于0且为0.5以下)(由第一金属(M1)、第二金属 (M2)和硅(Si)构成的第二化合物)层6构成的金属栅电极。以例如 由氮化硅构成的侧墙7覆盖金属栅电极的侧壁。
以夹持栅电极的方式，在p阱区域la设置有n型的延长区域ll、 n 型的源才及/漏极区域12。另一方面，以夹持栅电极的方式，在n阱区域 3b设置p型的延长区域11、 p型的源极/漏极区域12。
在半导体衬底1上设置例如由氧化硅构成的绝缘层20。
接下来，参照图1A~图IE,对本实施方式1的半导体装置100的 制造方法进行说明。制造方法包括以下的步骤1~6。
步骤l:如图1A所示，准备例如由硅构成的半导体衬底1。在半导 体衬底l上，例如，使用扩散法，在n沟道MISFET形成区域a形成p 阱区域la,在p沟道MISFET形成区域b形成n阱区域lb。此外，在p 阱区域la和n阱区域lb之间，形成例如由埋入有氧化硅的沟槽构成的 元件隔离区域2。
接下来，例如使用CVD法，堆积栅极绝缘膜3、硅化钽层4、钨层 5之后，使用抗蚀剂掩模构图为栅电极的形状。并且，在整个面上形成 氮化硅膜，利用各向异性刻蚀形成侧墙7。
步骤2:如图1B所示，使用离子注入法，分别形成延长区域ll、 源极/漏极区域12。
步骤3:如图1C所示，形成例如由氧化硅构成的层间绝缘膜20。 并且，使用抗蚀剂掩;f莫(未图示)，选择性地刻蚀p沟道MISFET形成 区域b的鴒层5。在鴒层5的刻蚀中，例如使用过氧化氢溶液等。在这 样的刻蚀步骤中，选择性地仅刻蚀鴒层5，而不刻蚀下层的硅化钽层4。
步骤4:如图1D所示，例如使用'践射法，在整个面上形成镍层30。 镍层30形成在层间绝缘膜20上以及硅化钽层4上。
步骤5:如图1E所示，例如，利用600。C的热处理，使镍层30和 硅化钽层4反应，形成镍钽硅化物(NiTaSiy:y为0.5以下)层6。
步骤6:最后，例如利用CMP法等除去层间绝缘膜20上的镍层30, 由此，完成图1所示的半导体装置100。
在本实施方式1的半导体装置100中，根据硅化钽层4和镍层30 各自的膜厚，正确地决定镍钽硅化物层6的膜厚。能够利用CVD法等 正确地控制硅化钽层4和镍层30的膜厚，因此，也能够正确地控制镍 钽硅化物层6的膜厚。
其结果是，在元件间能够将镍钽硅化物层6的膜厚的不均基本消除， 与其相伴，阈值电压的不均消除。
此外，在半导体装置100中，n沟道MISFET的金属栅电极中所含 的硅组成(硅化钽(TaSix))层4中的硅组成x为1以上，优选约为2， 另一方面，p沟道MISFET的金属栅电极中所含的硅组成(镍钽硅化物 (NiTaSiy))层6中的硅组成y大于0且为0.5以下。其结果是，n沟
道/p沟道MISFET的功函数为4.35eV/4.80eV,与将金属栅电极的硅化镍 组成进行改变后的现有n沟道/p沟道MISFET的功函数为4.50eV/4.80 eV相比较，n沟道MISFET的栅电极的功函数变低，从而能够使阈值电 压变低。
实施方式2
图2是整体由200表示的本实施方式2的半导体装置的剖面图。在 图2中，与图1相同的符号表示相同或相当的位置。
半导体装置200与上述半导体装置100的金属栅电极的结构不同， 其他结构相同。
即，在半导体装置200中，n沟道MISFET(n-MISFET)的金属栅电 极由硅化钽(TaSix: x为l以上，优选约为2)(由第一金属(M1)和 硅(Si)构成的第一化合物)层14、氮化钛(TiN)层15及硅化镍(NiSi) 层18的三层结构构成。
另一方面，p沟道MISFET(p-MISFET)的金属栅电极由镍钽硅化物 (NiTaSiy: y大于0且为0.5以下)层9构成。
其他结构与半导体装置IOO相同。
接下来，参照图2A 图2C,对本实施方式2的半导体装置200的 制造方法进行说明。
在半导体装置200的制造方法中，进行上述实施方式1的步骤1 ~2 (图1A、图1B),由此，形成图2A的结构。
在图2A的剖面图中，金属栅电极由硅化钽(TaSix: x为1以上， 优选约为2)层14、氮化钛(TiN)层15及多晶硅层8的三层结构构成。 此外，在半导体衬底1上形成例如由氧化硅构成的层间绝缘膜20。
接下来，如图2B所示，使用抗蚀剂掩模(未图示)等，选择性地 除去p沟道MISFET形成区域的多晶硅层8和氮化钛层15。具体地说， 例如以RIE除去多晶硅层8之后，由例如使用了过氧化氢溶液等的湿法 蚀刻，选择性地除去氮化钛层15。由此，下层的硅化钽层14未被除去， 能够选择性地仅除去上层的多晶硅层8和氮化钛层15。
接下来，例如，使用CVD法，在整个面上形成镍层30。
接下来，例如，在60(TC下进行热处理。其结果是，在n沟道MISFET 形成区域，多晶硅层8和镍层30进行反应，形成硅化镍(NiSi)层18。 此处，氮化钛层15具有防止硅化钽层14和多晶硅层8进行反应的作用。
另一方面，在p沟道MISFET形成区域，硅化钽层14和镍层30进 行反应，形成镍钽硅化物(NiTaSiy: y大于0且为0.5以下)(由第一 金属(Ml)、第二金属(M2)、硅(Si)构成的第二化合物)层9。
最后，使用CMP法或湿法蚀刻法等，除去层间绝缘膜20上的镍层 30，图2所示的半导体装置200完成。
图3A、图3B表示p沟道MISFET的金属栅电极的、热处理前后的 栅电极的组成。横轴为自栅电极上端的深度方向的距离，纵轴为组成比。 此外，将热处理温度设为600°C。
在图3A中，深度至约100nm为镍层，其下层为硅化钽层14。而且， 栅极绝缘膜3为氧化硅。
由图3B可知，在热处理后，在栅极绝缘膜3上(深度约lOOnm-约150nm的区域)，形成有Si组成较低(0.5以下，在图3B中约为0.18) 的NiTaSi层。
在本实施方式2的半导体装置200中，也能够正确地控制镍钽硅化 物层9的膜厚。其结果是，能够使元件间的镍钽硅化物层6的膜厚的不 均基本消除，使与之相伴的阈值电压的不均;肖除。
此外，在半导体装置200中，n沟道MISFET的金属栅电极中所含 的硅组成(硅化钽(TaSix))层4中的硅组成x为以上1,优选约为2, 另一方面，p沟道MISFET的金属栅电极中的硅组成(镍钽硅化物 (NiTaSiy))层6中所含的硅组成y大于0且为0.5以下。其结果是，n 沟道MISFET的栅电极的有效功函数变低，能够使阈值电压较低。
而且，在实施方式l、 2中，以比笫一金属(Ml)的功函数高的方 式选择第二金属(M2)的功函数。
第一金属(Ml)中，除了Ta以外，也可以使用Nb、 V、 Ti、 Hf、 Zr、 La等稀土类金属。此外，第二金属(M2)中，除了Ni以外，也可 以4吏用Pt、 Ru、 Ir、 Pd、 Co等。
此外，此处对含有MISFET的互补型半导体装置进行了说明，但本 发明也可以应用于含有MOSFET的互补型半导体装置。
权利要求
1.一种含有n沟道晶体管和p沟道晶体管的互补型半导体装置，其特征在于，n沟道晶体管具有栅极绝缘膜、和形成在该栅极绝缘膜上且含有由第一金属M1和硅构成的第一化合物层的第一金属栅电极，p沟道晶体管具有栅极绝缘膜、和形成在该栅极绝缘膜上且含有由该第一金属M1、第二金属M2和硅构成的第二化合物层的第二金属栅电极，该第一化合物层的组成由组成式M1Six表示，该第二化合物层的组成有组成式M1M2Siy表示，其中，1≤x，0＜y≤0.5。
2. 如权利要求1的半导体装置，其特征在于， 所述第一金属栅电极在所述第一化合物层上具有W层。
3. 如权利要求1的半导体装置，其特征在于， 所述第一金属栅电极在所述第一化合物层上具有TiN层和NiSi层。
4. 如权利要求1 ~3的任意一项的半导体装置，其特征在于， 所述第二金属M2的功函数比所述第一金属M1的功函数高。
5. 如权利要求1 3的任意一项的半导体装置，其特征在于， 所述第一金属M1由从Ta、 Nb、 V、 Ti、 Hf、 Zr及La构成的组中所选择的金属构成。
6. 如权利要求1 3的任意一项的半导体装置，其特征在于， 所述笫二金属M2由从Ni、 Pt、 Ru、 Ir、 Pd及Co构成的群中所选择的金属构成。
7. —种包括n沟道晶体管和p沟道晶体管的互补型半导体装置的制 造方法，其特征在于，包括如下步骤准备半导体衬底；在该半导体衬底上^见定该n沟道晶体管形成区域和该p沟道晶体管 形成区域，在各个区域层叠栅极绝缘膜、由第一金属M1和硅构成的第 一化合物层、伪栅极金属层；选择性地除去该p沟道晶体管形成区域的该伪栅极金属层； 以覆盖该半导体衬底的方式形成第二金属M2层； 利用热处理，使该p沟道晶体管形成区域的该第 一化合物层和该第 二金属M2层反应，形成由该第一金属M1、该第二金属M2和硅构成的 笫二化合物层的金属栅电极。
8. 如权利要求7的半导体装置的制造方法，其特征在于， 所述第一化合物层的组成由组成式MlSix表示，所述第二化合物层的组成由组成式MlM2Siy表示，其中，l《x, 0<y<0.5。
9. 如权利要求7或8的半导体装置的制造方法，其特征在于， 所述第二金属M2的功函数比所述第一金属Ml的功函数高。
10. 如权利要求7或8的半导体装置的制造方法，其特征在于， 所述第一金属M1由从Ta、 Nb、 V、 Ti、 Hf、 Zr及La构成的组中所选择的金属构成。
11. 如权利要求7或8的半导体装置的制造方法，其特征在于， 所述第二金属M2由从Ni、 Pt、 Ru、 Ir、 Pd及Co构成的组中所选择的金属构成。
全文摘要
本发明涉及半导体装置及其制造方法。本发明的目的在于提供含有阈值电压较低且在晶体管间不存在阈值电压不均的晶体管的半导体装置。在含有n沟道晶体管和p沟道晶体管的互补型半导体装置中，n沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜上且含有由第一金属(M1)和硅(Si)构成的第一化合物层的第一金属栅电极，p沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜上且含有由第一金属(M1)、第二金属(M2)和硅(Si)构成的第二化合物层的第二金属栅电极，第一化合物层的组成由组成式M1Si<sub>x</sub>(1≤x)表示，第二化合物层的组成由组成式M1M2Si<sub>y</sub>(0＜y≤0.5)表示。
文档编号H01L21/8238GK101350354SQ20081013777
公开日2009年1月21日 申请日期2008年7月18日 优先权日2007年7月20日
发明者门岛胜 申请人:株式会社瑞萨科技