具有mim电容器的半导体器件及其制造方法

专利名称：具有mim电容器的半导体器件及其制造方法
技术领域：
本发明实施例涉及一种具有金属绝纟彖体金属(MIM)电容器的 半导体器件，更具体地，涉及一种具有在减小电容器区时可以提高 电容的MIM电容器的半导体器件及其制造方法。
背景技术：
对结合存4渚器和逻辑部件的半导体器件(merged memory and logic semiconductor)的4吏用和关注日益增力口。结合存寸诸器和逻辑部 件的器件是一种将诸如动态随机存取存储器(DRAM)的存储器和 诸如逻辑电^各的逻辑部件在单个芯片中实现的结构。由于在对i殳计 不进行任何特殊改变下可能具有高速和低功耗驱动，在结合存储器
现相比传统芯片是有优势的。
在结合存储器和逻辑部件的半导体器件中，形成于逻辑部件区 中的电容器通常在金属绝缘体金属(MIM)结构中形成，而不是在 多晶硅绝缘体多晶硅(PIP)结构中形成。在射频频带(RFband) 内使用的无源器件中，电容器需要高品质(Q)因数值以使其可以
在RF频带的模拟电路中使用。为了实现高Q因数，必须使用具有 小损耗(depletion)和低阻抗的金属。
现在参照

图1,将简要描述一种现有技术的具有MIM电容器 的半导体器件及其制造方法。如图1中所披露，MIM电容器110
包括由金属制成的下部电极112，堆叠在下部电极112上以便暴露 下部电极112的两个边》彖部分(外围部分，periphery )的电介质114， 以及由金属制成的上部电极116。第一插塞126与下部电极112所 暴露的两个边纟彖部分相4妄触，并且在第一插塞126上形成第一金属 线132。此外，至少一个第二插塞128与上部电才及116才妻触，并且 在第二插塞128上形成第二金属线134。
制造图1中的具有MIM电容器的半导体器件包括几个步艰《。 首先，在第一层间绝缘膜102中形成通道(via)图样104。形成通 道图样104以便与包括晶体管的预沉积层(predeposition layer)(未 示出)接触。接下来，在第一层间绝缘膜102上顺序地形成第一金 属膜、电介质膜和第二金属膜。然后，蚀刻第二金属膜和电介质膜 以形成上部电极116和电介质114。同冲羊，蚀刻第一金属膜以形成 下部电极112， 乂人而形成具有平坦化结构的MIM电容器110。在形 成下部电极112的时候，形成了与通道图样104接触的电路线108。 形成电介质114和上部电才及116以i"更暴露下部电才及112的每个边多彖 部分(夕卜围部分，peripheral portion )。
继续参照图1，在第一层间绝缘膜102和MIM电容器110上形 成第二层间绝缘膜120。然后，通过化学机械抛光(CMP)工艺平 坦化第二层间绝缘膜120的表面。接下来，蚀刻第二层间绝缘膜120 以形成用于分别暴露下部电极112的两个边缘部分和上部电才及116 中的至少一个部分的第一通道孔VI和第二通道孔V2。
4妄下来，在第一通道孔VI和第二通道孑L V2的表面上以及在 第二层间绝纟象力莫120上沉积阻挡力莫122。然后，在阻挡力莫122上沉 积鵠膜124以便填充第一通道孔VI和第二通道孔V2。然后，在鵠 膜124和阻挡膜122上实施CMP以便暴露第二层间绝缘膜120,从 而在第一通道孑L VI和第二通道孑L V2内分别形成与下部电才及112 和上部电才及116 4妻触的第一插塞126和第二插塞128。其后，在第 二层间绝缘膜120上沉积第三金属膜。然后，蚀刻第三金属膜，从 而来形成与第一一t塞126 4妄触的第一金属线132和与第二4翁塞128 才妾触的第二金属线134。
然而，由于高度集成导致的电容器区的减小，如图l所示的现
有技术的具有MIM电容器的半导体器件存在不能达到期望的电容
量级(level)的问题。为了获得高Q值和低电压率，结合存储器和 逻辑部件的半导体器件必须在每单元区域上具有高电容。为了增加
电容，需要扩大电才及区。因此，现有4支术的MIM电容器结构导致 芯片尺寸的增加，而芯片尺寸的增加阻碍了高度集成。

发明内容
总体而言，本发明示例性实施例涉及一种具有金属绝缘体金属 (MIM)电容器的半导体器件及其制造方法，该半导体器件尽管减 小了电容器区，4旦仍然可以达到期望的电容。
在本发明一个示例性实施例中，具有MIM电容器的半导体器 件包括包括一对互相隔离开的金属图样的下部电极，被形成以覆 盖下部电极的隔离开的金属图样表面的电介质，形成于电介质上的 金属插塞，以及由金属制成并且形成于金属插塞上的上部电才及。
在本发明另一示例性实施例中，具有MIM电容器的半导体器 件包括金属线，被形成以覆盖金属线的第一层间绝缘膜，在第一
层间绝缘膜中互相隔离开以与金属线接触的 一对第 一通道图样，以 及形成于第 一层间绝》彖膜上包括一对金属图样的下部电才及。下部电 极的这对金属图样互相隔离开并且被形成以分别与第 一通道图样
接触。具有MIM电容器的半导体器件进一步包括形成于第一层 间绝缘膜上的第二层间绝缘膜。该第二层间绝缘膜具有用于暴露下 部电极和邻近下部电极的第一层间绝缘膜的孔。具有MIM电容器 的半导体器件进一步包括形成于该孔表面上的电介质，形成于电 介质上以填充孔的金属插塞，以及形成于第二层间绝缘膜上由金属 制成的上部电才及。
然而，在本发明另一个示例性实施例中， 一种制造具有MIM 电容器的半导体器件的方法包括多个步骤。首先，在预沉积层上形
成金属线。接下来，在预沉积层上形成第一层间绝缘膜以覆盖金属 线。然后，在第一层间绝缘膜内形成一对与金属线接触的第一通道 图样。接下来，在第一层间绝缘膜上形成下部电极。该下部电极包 括一对互相隔离开的金属图样并且每个金属图样与第 一通道图样 中的一个接触。然后，形成电介质以便覆盖下部电极的金属图样。 接下来，在电介质上形成第二层间绝缘膜。该第二层间绝缘膜具有 用于暴露下部电极部分和邻近下部电极部分的第 一层间绝缘膜的 孔。然后，在通过该孔暴露的电介质上形成金属插塞。金属插塞填 充该孔。最后，在第二层间绝纟彖膜上形成由金属制成的上部电才及。
提供本概要的目的在于以简单的形式介绍概念的选择，这些概 念将在以下的具体实施方式
中作进一步描述。本概要不是为了确定 所要求的主题内容的关键特征或本质特性，也不是为了用作确定所 要求的主题内容的范围的辅助。此外，可以理解的是，本发明的上 述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在 提供对所要求的本发明的进一步解释。
附图i兌明
将结合附图在所给出的示例性实施例的下述描述中披露本发
明示例性实施例，在附图中
图1是具有MIM电容器的现有技术的半导体器件的横截面图。 图2是具有示例性MIM电容器的示例性半导体器件的横截面图。
图3A到图3D是图2所示的具有示例性MIM电容器的示例性 半导体器件的过程;镜截面图。
具体实施例方式
在下述实施例的详细描述中，现在将详细地参照本发明的具体 实施方式和在附图中示出的实施例。在所有可能的地方，在整个附 图中4吏用相同的标号以表示相同或相似的部件。这些具体实施方式
描述的足够详细以使本领域技术人员能够实施本发明。可以利用其 他的具体实施方式
，并在不脱离本发明的范围内可以作结构的、逻 辑的和电的改变。而且，可以理解的是，本发明的各种具体实施方 式，尽管不同，^f旦不是一定互相独立的。例如，在一个具体实施方 式中描述的显著特征、结构或特性也可能包含在其他的具体实施方 式中。因此，以下的具体描述不应该^皮局限的理解，而本发明的范 围仅通过所附的^又利要求以及这些权利要求所享有的等同替换的 全部范围来限定。
图2是具有示例性MIM电容器的示例性半导体器件的横截面 图。如图2中所4皮露，示例性MIM电容器210包括包括一对互 相隔离开的金属图样的下部电极212,被形成以覆盖下部电极212
的金属图冲羊表面的电介质214,以及形成于电介质214上的金属才翁 塞226。下部电才及212的这对金属图样可以由例如Ti/TiN形成。电 介质214由氮4匕膜制成并可以具有乂又层结构。在下部电4及212的金 属图样的顶部表面和侧表面上形成电介质214。金属图样的侧表面 用作电容器区。金属插塞226可以由例如鵠224制成，并可以进一 步包括阻挡膜222。金属插塞226具有桥形，该桥形覆盖隔离开的 金属图样之间的间隙而金属图样的每个侧表面不彼此相向。
继续参照图2，在下部电才及212下方形成一对第一通道图样204 以便与下部电才及212的金属图样接触。在第一通道图样204的下方 形成金属线200以便与第一通道图样204接触。此外，在第二层间 绝缘膜220上形成由金属制成的上部电极230,以及形成至少一个 第二通道图样234以与上部电才及230^妻触。
继续参照图2,伴随着MIM电容器210的每一层的部件，电^各 图样形成在邻近MIM电容器区的区域中，而且他们互相垂直连接 从而形成通道电路。示例性半导体器件进一步包括第一层间绝缘 膜202，第三层间绝缘膜232，以及孑Lh。
图2中的示例性MIM电容器包4舌包括隔离开的金属图才羊的 下部电极212，被形成以覆盖隔离开的金属图样的电介质214，以 及形成于电介质上的诸如鴒插塞的金属插塞226。从而，相比于其 中顶部表面单独净皮用作电极表面的现有技术，通过^f吏用下部电才及的 侧表面作为电才及表面，闺2中示例性MIM电容器可以得到增加的 电容，并因此尽管由于高度集成导致的电容器区减小，该MIM电 容器仍然可以实现期望的电容^f直。结果，可以实现具有高性能的结 合存储器和逻辑部件的半导体器件。
现在参照图3A到图3D,将描述一种制造图2所示的具有示例 性MIM电容器210的示例性半导体器件的示例性方法。
首先参照图3A,在包括晶体管的预沉积层(未示出)上形成 金属线200。同样，在预沉积层上形成第一层间绝缘膜202以覆盖 金属线200。然后，蚀刻第一层间绝缘膜202从而形成用于暴露金 属线200的通道孔，然后在通道孔中放置导电膜从而形成一对与金 属线200接触的第 一通道图样204。第 一通道图样204互相隔离开。 同样，在形成第一通道图样204后，在电i 各线区中形成与用于通道 电^各的第 一金属图样*接触的用于通道电路的第 一通道图才羊。
现在参照图3B，在第一层间绝缘膜202上沉积诸如Ti/TiN膜 的金属膜。然后，图样化该金属膜，从而形成包括一对互相隔离开 的金属图样的下部电极212。形成下部电才及212的每一个金属图样 以与第一通道图样204中的一个接触。在形成下部电极212的过程 中，在电路线区中形成与用于通道电路的第 一通道图样接触的用于 通道电路的第二金属图样。接下来，在下部电才及212和第一层间绝 纟彖月莫202上形成电介质214。电介质214可以由氮4匕力莫以这种覆盖 下部电极212的金属图样的形状形成。电介质214的材料被沉积的 厚度可以达到在下部电才及212的金属图样的侧表面上沉积的部分的 厚度，例如，在大约300埃到大约600埃之间的厚度。
现在参照图3C，在电介质214上沉积第二层间绝缘膜220,以 及然后通过CMP工艺平坦化第二层间绝缘膜220的表面。其后， 蚀刻第二层间绝缘膜220以形成孔h来暴露在与第二层间绝缘膜 220相邻的第一层间绝纟彖力莫202部分上形成的下部电才及212和电介 质214。在形成孑Lh的过程中，电介质214覆盖了下部电才及212的 金属图样的侧表面，从而防止了下部电极212中蚀刻损害的发生。 在形成孔h后，形成用于通道电3各的孔以暴露形成于电路线区中用 于通道电路的第二金属图样。
为了补偿在形成孔h后电介质的损失，在包括通过孔h暴露的 电介质214部分的孔h的表面上和在第二层间绝缘膜220上附加地
形成电介质力莫221。其后，在附加沉积的电介质膜221上形成阻挡 膜222,以及然后在阻挡膜222上沉积鴒224以填充孔h。 4妄下来， 在鵠224、阻挡膜222和附加沉积的电介质膜221上实施CMP以暴 露第二层间绝缘膜220来在孔h内形成诸如鴒插塞的金属插塞226， 乂人而l吏MIM电容器210成形。
在本发明一个示例性实施例中，通过将由氮化膜制成的电介质 221和214 i殳置为端点4全测(End Point Detect) ( EPD )来实施用于 形成钨插塞226的CMP工艺。在本示例性实施例中，鴒的CMP工 艺防止了在第二层间绝缘膜220上残留钨的现象而且降低了产量减 小(yield reduction)的可能性。同时，在形成鵠插塞226后，在形 成于电i 各线区中用于通道电3各的孔内形成另 一个具有阻挡膜的鴒 插塞。
现在参照图3D,在第二层间绝缘膜220上沉积诸如TiN的金 属膜。然后，图样化该金属膜，从而形成与鴒插塞226接触的上部 电才及230。在形成上部电才及230后，形成与电^各线区中的另一个鵠 插塞接触的用于通道电路的第三金属图样。
4妄下来，在第二层间绝^彖膜220上形成第三层间绝^彖膜232以 覆盖上部电才及230。其后，蚀刻第三层间绝纟彖膜232以形成至少一 个用于暴露上部电才及230的通道孑L,并在通道孔中》文置导电膜以乂人 而形成与上部电才及230 4妻触的第二通道图样234。在形成第二通道 图样234后，在电路线区中形成与用于通道电路的第三金属图样接 触的用于通道电^各的第二通道图才羊。
在此之后，顺序地实施了一系列已知的工艺，乂人而完成图2所 示的具有示例性MIM电容器的示例性半导体器件的制造。
尽管本文中已经示出并阐述了本发明的多个示例性实施例，但 是应该理解的是，可以对这样的示例性实施例进行多种修改。从而 本发明的范围通过下述权利要求及其等同替换的范围来限定。
权利要求
1. 一种具有金属绝缘体金属(MIM)电容器的半导体器件，包括:下部电极，包括一对互相隔离开的金属图样；电介质，被形成以覆盖所述下部电极的隔离开的所述金属图样的表面；金属插塞，形成于所述电介质上；以及上部电极，由金属制成并且形成于所述金属插塞上。
2. 才艮据权利要求1所述的半导体器件，进一步包括一对第一通道 图样，所述一对第一通道图样形成于所述下部电极的下方以与 所述下部电极的所述金属图样接触。
3. 根据权利要求2所述的半导体器件，进一步包括金属线，所述 金属线形成于所述第一通道图才羊的下方以与所述第一通道图 样4妻触。
4. 根据权利要求1所述的半导体器件，进一步包括至少一个第二 通道图样，所述至少一个第二通道图样形成于所述上部电极上 以与所述上部电核j妄触。
5. 根据权利要求1所述的半导体器件，其中，所述电介质被形成 以覆盖所述插塞的底部和侧表面，包括所述下部电极的所述金 属图样的表面。
6. 才艮据权利要求1所述的半导体器件，其中，所述电介质由氮化 膜制成。
7. 根据权利要求1所述的半导体器件，其中，所述金属插塞由鴒 制成并且包括阻挡膜。
8. —种具有MIM电容器的半导体器件，包括金属线；第一层间绝缘膜，被形成以覆盖所述金属线；一对第一通道图样，在所述第一层间绝缘膜中互相隔离 开以与所述金属线接触；下部电才及，包4舌一对互相隔离开的金属图4羊并且形成于 所述第 一层间绝缘膜上以分别与所述第 一通道图样接触；第二层间绝缘膜，形成于所述第一层间绝缘膜上，并且 具有用于暴露所述下部电极和邻近所述下部电4及的所述第一 层间绝缘膜的孔；电介质，形成于所述孔的表面上，所述孔的表面包括所 述下部电极的所述金属图样的表面；金属插塞，形成于所述电介质上以填充所述孔；以及上部电极，由金属制成并形成于所述第二层间绝缘膜上。
9. 才艮据权利要求8所述的半导体器件，进一步包括至少一个第二 通道图样，所述至少一个第二通道图样形成于所述上部电才及上 以与所述上部电极4妻触。
10. 根据权利要求8所述的半导体器件，其中，所述电介质由氮化 膜制成。
11. 根据权利要求8所述的半导体器件，其中，所述金属插塞由钨 制成并且包括阻挡膜。
12. —种制造具有MIM电容器的半导体器件的方法，包4舌以下步 骤在预沉积层上形成金属线；在所述预沉积层上形成第 一 层间绝*彖膜以覆盖所述金属线；在所述第 一层间绝^J莫内形成与所述金属线^接触的 一对第一通道图样；在所述第一层间绝纟U莫上形成下部电才及，所述下部电才及 包括一对互相隔离开的金属图样并且每个所述金属图样与所 述第 一通道图才羊中的 一个4妾触；形成电介质以覆盖所述下部电4及的所述金属图样；在所述电介质上形成第二层间绝缘膜，所述第二层间绝 乡彖月莫具有用于暴露所述下部电才及部分和邻近所述下部电才及部 分的所述第 一层间绝缘膜的孔；在通过所述孔暴露的所述电介质上形成金属插塞以i真充 戶斤述孑L;以及在所述第二层间绝缘膜上形成由金属制成的上部电极。
13. 根据权利要求12所述的方法，进一步包括形成至少一个与所 述上部电极接触的第二通道图样的步骤。
14. 4艮据权利要求12所述的方法，其中，所述电介质由氮化膜形 成。
15. 根据权利要求14所述的方法，其中，所述氮化膜形成的厚度 达到在所述下部电极的所述金属图样的侧表面上形成的部分 的厚度。
16. 根据权利要求15所述的方法，其中，形成所述氮化膜达到在 大约300埃到大约600埃之间的厚度。
17. 根据权利要求12所述的方法，其中，形成金属插塞的步骤包 ，括以下步骤在所述孔的表面上附加i也沉积电介质膜，包4舌在通过所 述孔暴露的所述电介质部分上和在所述第二层间绝缘膜上附 加;也沉积所述电介质力莫，以补偿所述电介质的损失；在所述附加沉积的电介质膜上形成阻挡月莫；在所述阻挡膜上沉积鴒以填充所述孔；以及在所述鴒、所述阻挡膜和所述附加沉积的电介质膜上实 施化学机械抛光(CMP)以暴露所述第二层间绝缘膜。
18. 才艮据4又利要求17所述的方法，其中，通过将由氮化力莫制成的 所述电介质i殳置为端点^r测(EPD)来执行在所述鴒、所述阻 挡膜和所述附加沉积的电介质"莫上实施CMP的步骤。
全文摘要
一种具有MIM电容器的半导体器件及其制造方法。在本发明的一个示例性实施例中，具有MIM电容器的半导体器件包括包括一对互相隔离开的金属图样的下部电极，被形成以覆盖下部电极隔离开的金属图样的表面的电介质，形成于电介质上的金属插塞，以及由金属制成并且形成于金属插塞上的上部电极。
文档编号H01L21/02GK101383347SQ200810147210
公开日2009年3月11日 申请日期2008年8月21日 优先权日2007年9月6日
发明者金珉爽 申请人:东部高科股份有限公司