专利名称：碰撞电离金属氧化物半导体晶体管及制造方法
技术领域：
本发明涉及半导体器件制造领域，特别涉及一种碰撞电离金属氧化物半导体 (I-MOS, Impact-Ionization M0S)晶体管及制造方法。
背景技术：
I-MOS晶体管是一种在栅极区域具有PIN 二级管特性的晶体管，其通过调节晶体 管沟道长度工作。I-MOS晶体管的工作性能主要通过两个参数来体现栅极长度(Lg，gate Length)和衬底长度(Lin, intrinsic Length)。其中，Lin表示的为I-MOS晶体管的衬底 没有被栅极覆盖区域的长度。图1为现有技术I-MOS晶体管的剖面图，如图所示，该晶体管包括源极、漏极和栅 极，在硅衬底上源极和栅极之间存在一个区域，该区域就是使栅极区域具有PIN 二级管特 性的位置。制造I-MOS晶体管的过程为第一步骤，在硅衬底上沉积栅氧化层及多晶硅层后，采用离子注入的方法进行预 掺杂。第二步骤，刻蚀多晶硅层及栅氧化层，形成栅极；在该步骤中，在刻蚀栅氧化层时，在形成的栅极和后续形成的源极之间预留一个 区域，不刻蚀掉栅氧化层；第三步骤，对硅衬底及形成的栅极进行P型杂质的轻掺杂；第四步骤，对栅极形成侧墙后，对硅衬底的源极区域进行N型杂质的重掺杂。对硅 衬底的漏极区域进行P型杂质的重掺杂后，在硅衬底上形成源极和漏极。第五步骤，对最终形成的晶体管进行快速热退火(RTA)，恢复硅衬底上被损伤的晶 格。在所形成的I-MOS晶体管中，Ln为所形成的栅极长度，Lin为在硅衬底上源极和栅 极之间存区域的长度。上述I-MOS晶体管是P型的晶体管，按照相似方法，也可以制造N型的晶体管，这 里就不再累述。I-MOS晶体管的工作原理为首先，为了得到大的偏压，PIN 二极管区域在该晶体 管被击穿时反偏；然后，通过为该晶体管的栅极提供偏压，该晶体管形成传导沟道；再次， 逐渐增加为该晶体管的栅极提供的偏压，直到该晶体管被击穿。如图2所示，图2为I-MOS 晶体管的电学特性示意图，其中，横坐标为栅极加载的偏压，纵坐标为漏极电流，其中在源 极加的电压为8. 5伏。可以看出，在该晶体管被击穿前，该晶体管在传导沟道作用下，随着 反偏电压的提高，该晶体管的电流几乎不衰落；该晶体管由被击穿到击穿后，电流直线衰 落。这样，就可以在电路中使用具有这种反偏开关特性的I-MOS晶体管了。由于I-MOS晶体管的工作性能由Lg和Lin决定，比如击穿电压就由Lg和Lin进 行控制，所以采用目前的这种方式制造I-MOS晶体管存在问题，首先，在制造时涉及不同区域的多次掺杂，在掺杂时还需要互相隔离，这个制造过程比较复杂；其次，无法减小所制造 的I-MOS晶体管的特征尺寸(⑶)，这是因为，如果减小⑶，其Lg和Lin也会相应减小，对应 的击穿电压也会相应下降，降低了 I-MOS晶体管的工作性能；最后，栅极和源极之间的PIN 二极管区域的Lin很难控制，这是因为，在进行重掺杂源极时，由于扩散效应在硅衬底上掺 杂杂质会扩散到PIN 二极管区域，造成PIN 二极管区域的Lin的改变，最终导致所制造的 I-MOS晶体管工作性能不稳定，不是预先设定的工作性能。综上，按照现有技术制造I-MOS晶体管在制造时复杂，制造成的I-MOS晶体管的工 作性能不稳定，且在工作性能不降低的情况下无法减少CD。
发明内容
有鉴于此，本发明提供一种I-MOS晶体管，该晶体管工作性能稳定，且在工作性能 不降低情况下能够减少CD。本发明还提供一种I-MOS晶体管的制造方法，该方法在制造I-MOS晶体管时简单， 所制造的晶体管工作性能稳定，且在工作性能不降低情况下能够减少CD。为达到上述目的，本发明实施例的技术方案具体是这样实现的一种碰撞电离金属氧化物半导体晶体管，作为源极的掺杂有源极掺杂杂质的硅衬 底；在所述硅衬底上的轻掺杂的硅层；在所述轻掺杂的硅层上的作为漏极的掺杂有漏极掺杂杂质的硅层；栅极沟道贯穿所述作为漏极的掺杂有漏极掺杂杂质的硅层，延伸入所述轻掺杂的
硅层；在所述作为漏极的掺杂有漏极掺杂杂质的硅层表面和栅极沟道表面上的氧化硅层。所述轻掺杂的硅层和所述作为漏极的掺杂有漏极掺杂杂质的硅层的厚度大于等 于0.3微米。所述晶体管为P型时，所述的掺杂有源极掺杂杂质为N型杂质，包括磷、砷或锑；所 述轻掺杂的掺杂杂质为P型杂质，包括硼或氟化硼；所述掺杂有漏极掺杂杂质为P型杂质， 包括硼或氟化硼。所述晶体管为N型晶体管时，所述的掺杂有源极掺杂杂质为P型杂质，包括硼或氟 化硼；所述轻掺杂的掺杂杂质为N型杂质，包括磷、砷或锑；所述掺杂有漏极掺杂杂质为N 型杂质，包括磷、砷或锑。—种碰撞电离金属氧化物半导体晶体管的制作方法，包括在硅衬底上进行源极掺杂，得到源极；在硅衬底上沉积硅层后，对所沉积的硅层进行轻掺杂；在所述进行轻掺杂的硅层上光刻沟道后，在沟道内制作栅极；在所述进行轻掺杂的硅层表面和沟道顶部进行氧化，得到氧化层后，穿透氧化层 对所述进行轻掺杂的硅层进行漏极掺杂，得到漏极；快速退火，得到碰撞电离金属氧化物半导体晶体管。所述晶体管为P型晶体管时，所述进行源极掺杂的掺杂杂质为N型杂质，包括磷、砷或锑；所述轻掺杂的掺杂杂质为P型杂质，包括硼或氟化硼；所述进行漏极掺杂的掺杂杂 质为P型杂质，包括硼或氟化硼。所述晶体管为N型晶体管时，所述进行源极掺杂的掺杂杂质为P型杂质，包括硼或 氟化硼；所述轻掺杂的掺杂杂质为N型杂质，包括磷、砷或锑；所述进行漏极掺杂的掺杂杂 质为N型杂质，包括磷、砷或锑。所述源极掺杂的掺杂杂质的剂量大于等于1. 0E20原子/平方厘米；所述沉积的硅层的厚度大于等于0. 3微米，轻掺杂的掺杂杂质的剂大于等于 2. 0E15原子/平方厘米；所述进行漏极掺杂的掺杂杂质为氟化硼时，所述掺杂的能量大于等于20千电子 伏特，剂量大于等于3E15原子/平方厘米。所述快速退火的温度大于等于1000摄氏度，持续时间为大于等于6秒。所述在沟道内制作栅极的过程为在沟道内依次沉积栅氧化层和多晶硅层，在沟道内形成栅极。由上述技术方案可见，本发明所制造的I-MOS晶体管采用U型的垂直结构，其中， 在硅衬底中制造源极、在硅衬底上沉积的硅层上制作源极和栅极之间的PIN 二极管区域、 在硅衬底上沉积的硅层上采用U型沟道制作栅极及采用掺杂方法制作漏极。在本发明中， 源极和栅极之间的PIN 二极管区域的Lin为在硅衬底上沉积的硅层深度减去漏极深度，Lg 为所制造的U型沟道深度，在制造时和源极的掺杂工艺制造不相关，较容易控制，所以制造 过程简单且所制造的晶体管工作性能稳定。另外，即使减小所制造的I-MOS晶体管的CD，也 不对所制造的源极和栅极之间的PIN 二极管区域的深度、漏极深度及U型沟道深度产生影 响，所以也不会减小由Lin和Lg决定的击穿电压，因此，本发明提供的I-MOS晶体管及制造 方法可以在该晶体管的工作性能不降低情况下减少CD。
图1为现有技术I-MOS晶体管的剖面图；图2为I-MOS晶体管的电学特性示意图；图3a 3f为本发明制造I-M0S晶体管过程的剖面结构图；图4为本发明制造I-MOS晶体管的方法流程图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明作进一步详细说明。由于I-MOS晶体管的工作性能，特别是击穿电压由Lg和Lin确定，所以在制造 I-MOS晶体管时，就需要精确制造栅极及PIN 二级管区域，且保证在I-MOS晶体管的CD减小 情况下，所制造的栅极的Lg和PIN 二级管区域的Lin并不减小。因此，本发明所制造的I-MOS晶体管采用U型的垂直结构，其中，在硅衬底中制造 源极、在硅衬底上沉积的硅层上制作源极和栅极之间的PIN 二极管区域、在硅衬底上沉积 的硅层上采用U型沟道制作栅极及采用掺杂方法制作漏极。在本发明中，源极和栅极之间 的PIN 二极管区域的Lin为在硅衬底上沉积的硅层深度减去漏极深度，Lg为所制造的U型沟道深度，在制造时和源极的掺杂工艺制造不相关，较容易控制。另外，即使减小所制造的 I-MOS晶体管的CD，也不对所制造的源极和栅极之间的PIN二极管区域的深度、漏极深度及 U型沟道深度产生影响，所以也不会减小由Lin和Lg决定的击穿电压。参照图3a 3f所示的本发明制造I-M0S晶体管过程的剖面结构图，具体说明本 发明制造I-MOS晶体管的方法，图4为本发明制造I-MOS晶体管的方法流程图，其步骤为步骤401、如图3a所示，在硅衬底上进行源极掺杂，制造源极101 ；在该步骤中，当该晶体管为P型晶体管时，在硅衬底上掺杂的杂质为N型杂质，比 如采用离子注入的方法砷、磷或锑，注入的能剂量大于等于1.0E20原子/平方厘米，可选 地，例如为1. 0E20原子/平方厘米、1. 2E20原子/平方厘米或1. 5E20原子/平方厘米；在该步骤中，当该晶体管为N型晶体管时，在硅衬底上掺杂的杂质为P型杂质，比 如硼或氟化硼；步骤402、如图3b所示，沉积硅层102后，对该硅层进行轻掺杂；在本步骤中，沉积硅可以采用化学气相沉积(CVD)方法；在本步骤中，采用离子注入的方法进行轻掺杂；在本步骤中，对于P型晶体管，其轻掺杂的掺杂杂质为P型杂质，比如硼或氟化硼； 对于N型晶体管，其轻掺杂的掺杂杂质为N型杂质，比如砷、磷或锑；具体地，在轻掺杂硼时， 当硅层102的深度为0. 3微米时，其掺杂硼的剂量为大于等于2. 0E15原子/平方厘米，可 选地，例如为2. 0E15原子/平方厘米、2. 4E15原子/平方厘米、2. 6E15原子/平方厘米或 2. 8E15原子/平方厘米；步骤403、如图3c所示，采用光刻方法在沉积硅层102上刻蚀沟道103 ；在该步骤中，光刻的方法为在硅层102上旋涂光刻胶后，将沟道图形通过曝光转 移到光刻胶后，按照沟通图形采用硅层102，刻蚀气体为氟基气体，比如氟化碳等，直到刻蚀 的沟道深度等于Lg后，去除光刻胶；步骤404、如图3d所示，在沟道103中依次沉积栅氧化层103，和多晶硅层103”， 在沟道103形成栅极；沉积可以按照现有技术的方法进行沉积，比如CVD方法，这里不再累述；步骤405、如图3e所示，对沟道103顶部及硅层102表面进行氧化后，得到氧化硅 层 104 ；步骤406、如图3f所示，采用离子注入的方法进行漏极掺杂，在硅层102中形成了 漏极105 ；在本步骤中，进行离子注入时，掺杂杂质会穿透氧化层104，到达硅层102的上半 部，形成漏极，也就是所说的漏极掺杂；在本步骤中，对于P型晶体管，采用P型掺杂杂质，将硼或氟化硼作为掺杂杂质，比 如，采用氟化硼时，能量为大于等于20千电子伏特(Kev)，剂量为大于等于3. 0E15原子/平 方厘米；在本步骤中，对于N型晶体管，采用N型掺杂杂质，比如磷、砷或锑等；在本步骤中，硅层102深度减去所形成的漏极105深度就是最终得到的栅极和源 极之间的PIN 二极管区域的Lin ；步骤407、进行 RTA;
进行RTA的温度大于等于1000摄氏度，持续时间为大于等于6秒，较佳实施例为 1000摄氏度、1200摄氏度或1400摄氏度，持续时间为6秒、8秒或10秒。在步骤406时，就已经制成了 I-MOS晶体管了，但是漏极掺杂、源极掺杂及轻掺杂 形成PIN二极管区域的过程中，会对I-MOS晶体管的硅结构的品格产生损伤，所以需要进行 RTA，修复损伤。经过了 RTA后，就最终形成了本发明提供的具有U型垂直结构的I-MOS晶体管了， 其中，源漏极之间的击穿电压由Lin和Lg决定，增大硅层102的深度及沟道103的深度就 可以提高这一个击穿电压，由于增大硅层102的深度及沟道103的深度不会影响所制造的 该晶体管的CD，即使减小所制造的该晶体管的CD也可以增大硅层102的深度及沟道103的 深度，所以在该晶体管工作性能不降低情况下能够减少CD。以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所 应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的 精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之 内。
权利要求
一种碰撞电离金属氧化物半导体晶体管，包括作为源极的掺杂有源极掺杂杂质的硅衬底；在所述硅衬底上的轻掺杂的硅层；在所述轻掺杂的硅层上的作为漏极的掺杂有漏极掺杂杂质的硅层；栅极沟道贯穿所述作为漏极的掺杂有漏极掺杂杂质的硅层，延伸入所述轻掺杂的硅层；在所述作为漏极的掺杂有漏极掺杂杂质的硅层表面和栅极沟道表面上的氧化硅层。
2.如权利要求1所述的晶体管，其特征在于，所述轻掺杂的硅层和所述作为漏极的掺 杂有漏极掺杂杂质的硅层的厚度大于等于0. 3微米。
3.如权利要求1所述的晶体管，其特征在于，所述晶体管为P型时，所述的掺杂有源极 掺杂杂质为N型杂质，包括磷、砷或锑；所述轻掺杂的掺杂杂质为P型杂质，包括硼或氟化 硼；所述掺杂有漏极掺杂杂质为P型杂质，包括硼或氟化硼。
4.如权利要求1所述的晶体管，其特征在于，所述晶体管为N型晶体管时，所述的掺杂 有源极掺杂杂质为P型杂质，包括硼或氟化硼；所述轻掺杂的掺杂杂质为N型杂质，包括磷、 砷或锑；所述掺杂有漏极掺杂杂质为N型杂质，包括磷、砷或锑。
5.一种碰撞电离金属氧化物半导体晶体管的制作方法，包括 在硅衬底上进行源极掺杂，得到源极；在硅衬底上沉积硅层后，对所沉积的硅层进行轻掺杂； 在所述进行轻掺杂的硅层上光刻沟道后，在沟道内制作栅极； 在所述进行轻掺杂的硅层表面和沟道顶部进行氧化，得到氧化层后，穿透氧化层对所 述进行轻掺杂的硅层进行漏极掺杂，得到漏极；快速退火，得到碰撞电离金属氧化物半导体晶体管。
6.如权利要求5所述的方法，其特征在于，所述晶体管为P型晶体管时，所述进行源极 掺杂的掺杂杂质为N型杂质，包括磷、砷或锑；所述轻掺杂的掺杂杂质为P型杂质，包括硼或 氟化硼；所述进行漏极掺杂的掺杂杂质为P型杂质，包括硼或氟化硼。
7.如权利要求5所述的方法，其特征在于，所述晶体管为N型晶体管时，所述进行源极 掺杂的掺杂杂质为P型杂质，包括硼或氟化硼；所述轻掺杂的掺杂杂质为N型杂质，包括磷、 砷或锑；所述进行漏极掺杂的掺杂杂质为N型杂质，包括磷、砷或锑。
8.如权利要求6所述的方法，其特征在于，所述源极掺杂的掺杂杂质的剂量大于等于 1. 0E20原子/平方厘米；所述沉积的硅层的厚度大于等于0. 3微米，轻掺杂的掺杂杂质的剂大于等于2. 0E15原 子/平方厘米；所述进行漏极掺杂的掺杂杂质为氟化硼时，所述掺杂的能量大于等于20千电子伏特， 剂量大于等于3E15原子/平方厘米。
9.如权利要求5所述的方法，其特征在于，所述快速退火的温度大于等于1000摄氏度， 持续时间为大于等于6秒。
10.如权利要求5所述的方法，其特征在于，所述在沟道内制作栅极的过程为 在沟道内依次沉积栅氧化层和多晶硅层，在沟道内形成栅极。
全文摘要
本发明公开了一种碰撞电离金属氧化物半导体晶体管及制作方法，该方法包括在硅衬底上进行源极掺杂，得到源极；在硅衬底上沉积硅层后，对所沉积的硅层进行轻掺杂；在所述进行轻掺杂的硅层上光刻沟道后，在沟道内制作栅极；在所述进行轻掺杂的硅层表面和沟道顶部进行氧化，得到氧化层后，穿透氧化层对所述进行轻掺杂的硅层进行漏极掺杂，得到漏极；快速退火，得到碰撞电离金属氧化物半导体晶体管。本发明在制造I-MOS晶体管时简单，所制造的晶体管工作性能稳定，且在工作性能不降低情况下能够减少特征尺寸。
文档编号H01L21/336GK101894865SQ20091008533
公开日2010年11月24日 申请日期2009年5月21日 优先权日2009年5月21日
发明者张立夫, 郑大燮, 陈德艳 申请人:中芯国际集成电路制造(北京)有限公司