Nand型非易失性半导体存储装置的制作方法

专利名称：Nand型非易失性半导体存储装置的制作方法
技术领域：
本发明涉及具有MONOS型的存储单元的NAND型非易失性半 导体存储装置。
背景技术：
在闪存存储器中，伴随存储器容量的大容量化，进行着存储单元 尺寸的微细化。因此，在极微细单元中，将电荷积蓄层从浮栅型变更 为具有电荷陷阱(trap)功能的绝缘膜的MONOS ( Metal - Oxide-Nitride - Oxide - Semiconductor,金属氧化物氮化物氧化物半导体) 型存储器受到了关注。
MONOS型存储器具有依次层叠了使电荷选择性地通过的隧道 绝缘膜、电荷积蓄层、以及阻止上述电荷积蓄层与控制栅电极之间的 电流的阻挡绝缘膜的结构。由于可以进行元件的简化、微细化，所以 作为下一代存储器而进行着向更微细化的研究。
当前，作为面向使用了 MONOS型存储器的极微细单元实现的 研究，研究了改变此前用作阻挡绝缘膜的硅氧化膜，而尝试导入介电 常数更高的材料(高k材料)的技术。特别是，铝氧化膜与硅氧化膜 相比，介电常数更高并且在电荷保持特性中呈现更良好的性能，所以 进行着面向作为下 一代阻挡绝缘膜而实用化的研究(例如J-S. Lee， et al" SSDM (2005) 200 )。

发明内容
本发明的一个方式的NAND型非易失性半导体存储装置的特征 在于，在半导体基板上，具备相互串联连接的多个存储单元晶体管、 和设置在串联连接的上述多个存储单元晶体管的端部的选择晶体管， 上述存储单元晶体管具备上述半导体基板上的第一绝缘膜；上述第 一绝缘膜上的电荷积蓄层；上述电荷积蓄层上的作为铝氧化物的第二 绝缘膜；上述第二绝缘膜上的第一控制栅电极；以及在上述第一控制 栅电极的两侧的上述半导体基板中形成的第一源/漏区域，上述选择晶 体管具备上述半导体基板上的第三绝缘膜；上述第三绝缘膜上的作 为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的 至少一种元素的第四绝缘膜；上述第四绝缘膜上的第二控制栅电极； 以及在上述第二控制栅电极的两侧的上述半导体基板中形成的第二 源/漏区域。
本发明的一个方式的NAND型非易失性半导体存储装置的特征 在于，在半导体基板上，具备相互串联连接的多个存储单元晶体管、 和设置在上述多个存储单元晶体管的端部的选择晶体管，上述存储单 元晶体管具备上述半导体基板上的第一绝缘膜；上述第一绝缘膜上 的作为铝氧化物的第二绝缘膜；上述第二绝缘膜上的第一控制栅电 极；以及在上述第一控制栅电极的两侧的上述半导体基板中形成的第 一源/漏区域，上述选择晶体管具备上述半导体基板上的第三绝缘膜； 上述第三绝缘膜上的作为铝氧化物且含有四价阳离子元素、五价阳离 子元素、N(氮)中的至少一种元素的第四绝缘膜；上述第四绝缘膜 上的第二控制栅电极；以及在上述第二控制栅电极的两侧的上述半导 体基板中形成的第二源/漏区域。


图1是第一实施方式的NAND型非易失性半导体存储装置的剖面图。
图2是第一实施方式的NAND型非易失性半导体存储装置的芯片布局图。
图3是示出A1203的氧化膜换算膜厚与施加应力后的Vfb变化的 关系的曲线。
图4是示出热处理前后的Ah03中的Si浓度与陷阱电荷密度的 关系的曲线。
图5和图6是示出A1203中的各缺陷的各种荷电状态的Kohn-Sham能级的图。
图7是示出通过理论计算得出的Oi、 VAI、以及Vo的电荷捕荻 能级的图。
图8是示出Al203/Si02的A1203带隙(gap )中的电子能级的图。
图9是示出由对Al203/Si02的A1203添加了四价或五价阳离子元 素时的浓度引起的能带(band)图的变化的图。
图10是示出由对八1203/8102的八1203添加了四价或五价阳离子 元素时的浓度引起的能带图的变化的图。
图11是示出对Al203/Si02的A1203中添加了 N时的电子能级的图。
图12是示出添加N对晶格间氧以及Al缺失做出的贡献的图。 图13~图18是示出第一实施方式的NAND型非易失性存储装置 的制造方法的工序剖面图。
图19是第二实施方式的NAND型非易失性半导体存储装置的剖
面20是第三实施方式的NAND型非易失性半导体存储装置的剖面图。
图21是第四实施方式的NAND型非易失性半导体存储装置的剖面图。
图22是第五实施方式的NAND型非易失性半导体存储装置的剖面图。
图23是第六实施方式的NAND型非易失性半导体存储装置的剖面图。图24是第七实施方式的NAND型非易失性半导体存储装置的剖面图。
图25是第八实施方式的NAND型非易失性半导体存储装置的剖面图。
具体实施例方式
在NAND型非易失性半导体存储装置中，设置有存储单元晶体 管区域、和配置有用于选择期望的存储单元晶体管的选择晶体管的选 择晶体管区域。为了削减制作工序数以及成本，采用可以尽可能使存 储单元晶体管与选择晶体管的结构共用化的制造方法。串联连接的存 储单元晶体管列与选择晶体管的间隔由集成度与误写入等电特性的
折中而确定。通常，具有一个至多个与存储单元晶体管的控制栅电极 部分相同间隔的、不作为元件发挥功能的伪栅图案(gate dummy pattern )。
对于MONOS型存储器的阻挡绝缘膜使用铝氧化物膜(以下使 用入1203膜这样的标记来表示铝氧化物膜)的情况下，在选择晶体管 区域中，在其特性上，铝氧化物膜的存在不是必需的。但是，必需避 免因选择去除工序的增加、由定位偏移引起的特性偏差、以及作为最 大的忧虑点的铝氧化物膜的干法蚀刻加工的困难度所引起的铝氧化 物膜下的栅SK)2的电特性劣化等。因此，选择晶体管区域与存储晶体 管区域同样地，成为电极/Al203/SiN/Si02的结构(MANOS)或去除 了 SiN的电极/Al2(VSi02的结构(MAOS)。
在前者的情况下，无法避免由作为电荷积蓄层的SiN产生的电荷 陷阱；另一方面，即使在后者的情况下也会发生由入1203/8102界面引 起的电荷陷阱。在任一种情况下，晶体管的阈值偏移都较大，所以成 为难以控制阈值的问题。因此，即使在对于阻挡绝缘膜使用了 A1203 膜的情况下，也要求降低由选择晶体管中的电荷陷阱而引起的阈值偏 移。
在说明本发明的实施方式之前，对本发明的基本原理进行说明。本发明人发现，在将入1203/8102层叠膜用作NAND型非易失性半导体 存储装置的选择晶体管的栅绝缘膜的情况下，通过向Al203中导入四 价阳离子元素或五价阳离子元素或N，电荷陷阱量降低。以下示出其 实验事实。
作为示出通过向Al203/Si02层叠膜添加其他元素来降低电荷陷 阱的有效性的要素实验，首先调查了作为四价元素的Si的影响。最初， 为了调查现状的MAOS (Mo电极/Al2(VSi02/Si)电容器的陷阱电荷
密度，调查了固定SK)2膜厚而仅改变Al203膜厚的样品的电荷陷阱量
与膜厚的关系。此时，将600。C以及1000。C的热处理的影响组合来进 行了评价。
图3是示出A1203的硅氧化膜换算膜厚(Teff一AlO )与作为应力 施加了 13MV/cm之后的Vfb变化(AVfb)的关系的曲线。Teff_A10 和AVfb在退火前后都是用截矩为零的线形表示的。由此可知， Al203/Si02/Si的电荷陷阱存在于Al203/Si02界面处的可能性高。另外， 可知热处理温度越高，陷阱电荷密度(N)越低。作为其原因之一， 考虑退火引起的Al203/Si02反应中的Si的贡献，调查了预先向A1203 添加了 Si的样品中的对陷阱电荷的影响。
图4是示出1000'C的热处理前后的Ah03中的Si浓度(Si/ (Si + A1))与陷阱电荷密度(N)的关系的曲线。在观察热处理前(as -depo.)的结果时，可知如果添加Si/(Si +Al) =0.03或更高的81, 则陷阱电荷密度大幅减少。根据该结果，可知即使预先向Ah03中添 加Si，也具有充分减少陷阱电荷密度的效果。另外，通过100(TC的热 处理，陷阱电荷密度进一步降低。这被认为是，通过高温热处理，Si 的贡献增加的缘故。
由此可知，通过热处理使Si向A1203中扩散、或者预先向A1203 中添加Si，在MAOS结构中观察到的陷阱电荷密度大幅减少。
根据以上的实验事实，无法确定对减少陷阱电荷密度作出贡献的 缺陷的结构。因此，发明人为了确定对减少陷阱电荷密度作出贡献的 缺陷，使用以a - A1203单位晶胞(包含2A1203 = 10原子)的2x2x2倍晶胞(合计包含16Al2O3-80原子)以及a-SK)2单位晶胞(包含 3Si02 = 9原子)的2x2x2倍晶胞(合计包含24Si02 = 72原子)为基 础的超级晶胞来进行自旋极化广义梯度近似密度函数法 (SP-GGA-DFT 法Spin-Polarized Generalized Gradient Approximation Density Functional Theory)来计算。
在AU03类的计算中，向该晶胞导入M (M-Si、 Hf)的置换型 或晶格间型缺陷、以及它们与Al空穴(VAI) /氧空穴(V0) /晶格间 氧(Oi) /置换氮(N0 ) /晶格间氮(Nj)的缺陷对(复合体complex ) 计算出各缺陷结构和它们捕获/释放电荷时的能级。在SK)2类的计算 中，导入了 M(M-AI、 Ge、 Hf、 P、 As)的置换型或晶格间型缺陷、 以及它们与Si空穴(VSi) /氧空穴(V。 ) /晶格间氧(Oi) /置换氮(N0 ) /晶格间氮(Nj)的缺陷对(复合体complex)。在改变了荷电状态 的情况下，根据Makov - Payne - Kantorovich的方法，修正与超级 晶胞法相伴的过剩的偶极子能量增益部分。
图5以及图6以电子能量为横轴、以状态密度为纵轴，示出了 A1203中的各缺陷的各种荷电状态的Kohn-Sham能级(单电子能 级)。VB表示厶1203的价带，CB同样地表示导带，AEv(Si)或AEv (Hf02)表示入1203的价带与Si或Hf02的价带的偏移量，对能带隙 中出现的能级标注的黑色箭头表示电子占据能级，白色箭头表示电子 未占据能级。
图5示出向八1203导入了 Si时的单电子能级。由02p轨道构成 价带(VB)端附近的情况不限于本次讨论的A1203、 Si02，是在氧化
物中常见的情况。首先，在考虑了 Al203/SiOz膜的陷阱起源的情况下，
由于形成捕获电子并使所捕获的电子稳定化(不释放)的能级，所以 考虑晶格间氧(Oi)以及A1缺失(VAI)的可能性。
图7示出通过理论计算得出的Oj、 VA1、以及Vo的电荷捕获能 级。此处，根据图5或图6所示的Kohn-Sham能级本身，可以一眼 判断可否接受/释放电荷，但无法得知正确的电荷捕获/释放能级。其 原因为，特别在AU03这样的离子性物质中，与会发生伴随电荷捕获/释放而引起的大的能量增益相伴的晶格弛豫，如果不考虑该情况则无 法求出缺陷能级。
发明人通过比较与电荷捕获/释放相伴的结构弛豫前后的全部能
量，确定了准确的缺陷能级。图7的横轴是电子能量(费米能级)， 纵轴是缺陷的生成能量。纵轴的正的值表示吸热反应，负的值表示发 热反应。针对各缺陷表示有水平线和从该水平线弯折的直线。水平线 部分是电荷中性状态下的生成能量，由于其不依赖于费米能级所以平 行于横轴。
另一方面，电荷捕获状态的能量较大地依赖于费米能级，成为相 对横轴的值具有弯折点的形状，而成为折线。对于各缺陷的各电荷状 态，水平线与向右下方的折线的差分是电子亲和力，与向右上方的折 线的差分对应于空穴亲和力。另外，图中"0"与"-2"之间的弯折点的 横轴(费米能级)的值与导带下端(CBM: M表示极小(Minimum) 并表示下端)之差相当于受主能级。
根据该图，中性的Oj在带隙(gap)中形成02p的未占据轨道 的电子的未占据能级。该未占据能级在中性状态下浅(靠近导带下 端)，但在捕获电子时引起大的晶格弛豫，通过负的U (negative-U) 效应而大幅稳定化。因此，可知在捕获电子而成为O,时，成为深的 电子占据能级，并稳定化。另外，可知中性的Va,也可以向与Va,相 邻的三个O的02p的未占据轨道容纳最多三个电子(VA13—)，其能 级处于距离VBM小于等于2eV的深处，所以俘获电子，并且不易释 放电子。
另外，在Al203/Si02界面处，应该还生成Si02中的缺陷，还可 以预想到易于引起四价的Si与三价的Al的相互置换。实际上，根据 发明人的理论计算，可知即使在Al置换了 Si02中的Si位置的情况下 (Alsi)，也在SK)2的价带端处利用与Ala相邻的一个O的02p的 未占有轨道引起电子的未占据能级，并通过电子陷阱而稳定化。
此处，在实验结果中，可知八1203/8102的电荷陷阱存在于界面的 可能性高，且有可能通过混合Al203/Si02引起的Si的影响而造成由高温退火引起的电荷陷阱减少。与第一原理计算结果一致地考虑该Si
的贡献。
在A1203中添加Si而Al位置微量地被Si置换(SiAI)、并适当 地供给氧而包含晶格间氧(Oi)的情况下，Oj与置换到Al位置的Si (SiAI)可以成为1:1的对。但是，仅靠这样，在该缺陷对的每一个中 会残留一个电子的未占据能级。
但是，当在其中俘获电子时，带隙中的未占据能级消失，稳定化 为氧的未结合电子的能级，并出现在价带端附近。如果进一步增加Sf 量，Oi与Si^形成1:2的对。在该情况下，只要形成该缺陷对，带隙 中能级消失而不用从电极注入电荷，所以对减少电荷陷阱贡献4艮大。
另一方面，Si^在八1203的带隙中形成Si3sp的占据轨道的剩余 电子。因此，可知如果存在A1缺失，该剩余电子在Al缺失位置(VAI) 被俘获，形成电荷补偿缺陷对(VAI-3SiA1)，从而在能量上稳定化。 因此，通过理论计算首次明确了如下现象即使在形成了某一缺陷的 情况下，由于向八1203中注入的Si，电荷陷阱也减少。
接下来，对添加氮的效果进行说明。从图5可知，晶格间氮(Ni) 或置换到氧缺失位置的氮(N。)的N2p电子不论在何处都比02p电
子浅，所以在Al203带隙中在紧挨价带上端的上方产生电子占据能级，
另外由No在其上侧形成一个空能级，由Ni除了在No的情况下形成 的新的能级之外在相同位置还形成另 一个满能级。
因此，在入1203中存在Al缺失(VA1)时，在比其浅的位置形成 的No或Ni的剩余电子向V^移动，分别成为2VA,-3No缺陷对或VA1 -Nj缺陷对而稳定化。但是，可知由于在2Va,-3No缺陷对中剩余地 产生起因于No的电子非占据能级，所以需要3SU,等的电荷补偿。
另外，在存在晶格间氧(Oi)的情况下，当考虑在向晶格间阴离 子配位的同时进行置换型扩散时，如Oi那样的晶格间阴离子进行No + Oi—0o + Nj的反应。而且，Ni在遇到另一个Ni时，形成N2这样的 非常强的N三N而稳定化，在电子上也不活泼。因此，通过理论计算 首次明确了如下情况由于Al203中的N，电荷陷阱也减少。另外，在图6A中对作为置换元素的Si与Hf进行了比较。通过 理论计算首次明确了如下结果即使在作为具有比作为典型元素的Si 高的能量的5(12682的价电子的过渡金属元素的Hf的情况下，如果观 察电子状态，在能量上也与Si相比没有变化。参照图6B。
另外，通过理论计算首次明确了如下结果在由五价的元素置换 了入1203中的Al位置的情况、和由五价的元素成为晶格间原子的情况 的任何一种情况下，与Si、 Hf相比剩余价电子都又增加一个，与Al 相比剩余两个。在该情况下，Oj-MA,缺陷对以及2VA1-3MAi (M-五价阳离子)缺陷对无需捕获电荷，并且电子上也不活泼。
根据以上结果，图8示出作为选择栅的Al203/Si02的A1203带隙 中的电子能级，图9 (M/(M +Al) <0.03: M-四价阳离子元素的情 况、在五价阳离子元素的情况下以一半的浓度产生等同的效果)以及 图10 (M/(M +Al) $0.03: M =四价阳离子元素的情况、在五价阳 离子元素的情况下以一半的浓度产生等同的效果)示出对其添加了四 价或五价阳离子元素时的基于浓度的能带图的变化。根据该结果，可 知在M/(M +Al) ^).03 (M=四价阳离子元素的情况。在五价阳离 子元素的情况下以一半的浓度产生等同的效果)时，通过进一步添加 而效果变得显著。
另外，图11 ( 0.025N/ ( O + N ) ^0.4 )示出在Al203/Si02的A1203 中添加了 N时的电子能级，图12示出添加N对被认为是厶1203带隙 中的电荷陷阱的起源的晶格间氧以及Al缺失做出的贡献。这些最佳 的添加浓度如图5至图6A的说明那样，是通过由作为八1203中的固 有缺陷的晶格间氧(Oi) 、 Al缺失(VA1)、以及氧缺失(Vo)引起
的Al203带隙中的剩余电子或不足电子的数量、和由添加元素提供的 Al203带隙中的剩余电子或不足电子的数量的折中而唯一地确定的。
由以上可知，在将Al2(VSi02层叠膜用作选择栅的情况下，通过
向Al203中导入四价阳离子元素或五价阳离子元素或N，电荷陷阱量 降低。
以下，使用附图，对本发明的实施方式进行说明，在实施方式中应用了铝氧化物膜，而铝氧化物膜运用了由发明人发现的上述知识。 (第一实施方式)
本发明的第一实施方式的NAND型非易失性半导体存储装置的 特征在于，在半导体基板上具备串联连接的多个存储单元晶体管和设 置在这些串联连接的多个存储单元晶体管的端部的选择晶体管。而 且，该存储单元晶体管具备半导体基板上的第一绝缘膜；第一绝缘 膜上的电荷积蓄层；电荷积蓄层上的主要成分为铝氧化物的第二绝缘 膜；第二绝缘膜上的第一控制栅电极；以及在第一控制栅电极的两侧 的半导体基板中形成的第一源/漏区域。另外，选择晶体管具备半导 体基板上的第三绝缘膜；第三绝缘膜上的主要成分为铝氧化物且作为 少量成分含有四价阳离子元素、五价阳离子元素、N(氮)中的至少 一种元素的第四绝缘膜；第四绝缘膜上的第二控制栅电极；以及在第 二控制栅电极的两侧的上述半导体基板中形成的第二源/漏区域。
另外，此处，第一绝缘膜是所谓的隧道绝缘膜，被夹在半导体基 板与电荷积蓄层之间，具有使电荷选择性地通过的功能。另外，第二 绝缘膜是所谓的阻挡绝缘膜，具有阻止电荷积蓄层与第一控制栅电极 之间的电流的功能。
另外，在本说明书中，绝缘膜的主要成分为铝氧化物意味着，绝 缘膜的能带结构、换言之带隙可以利用铝氧化物的能带结构或带隙表 述。即，添加元素例如仅具有通过形成缺陷能级、或者使价带上端上 升从而使导带下降等来调制铝氧化物的能带结构的效果。另外，元素 为少量成分意味着，该元素(原子)在绝缘膜中的原子浓度小、不会 造成无法保持铝氧化物的能带结构自身的程度的调制。
图2是本实施方式的NAND型非易失性存储装置的芯片布局图。 该NAND型非易失性存储装置10具有配置有外围电路用晶体管的外 围电路区域12和包括存储单元的核心区域14。核心区域14还具有配 置有存储单元晶体管的存储单元阵列区域16、和由存储单元区域16
夹着的选择晶体管区域18,选择晶体管区域18配置有用于选择期望 的存储单元的选择晶体管。图l是图2的虛线表示的核心区域14的部分剖面图。在NAND 型非易失性存储装置10中，例如相邻地配置有n个(n为整数)的存 储单元晶体管MTll MTln。各个存储单元晶体管MTll MTln分 别与相邻的存储单元晶体管MTll MTln相互共用源区域以及漏区 域，各存储单元晶体管MTll MTln被串联连接。在图2的存储单 元阵列区域16中，这样串联连接的存储单元晶体管的列被平行地排 列有多个。
如图l所示，该存储单元晶体管具备在例如为硅的半导体基板 100上的例如为Si02膜的第一绝缘膜102a;第一绝缘膜102a上的例 如为硅氮化膜的电荷积蓄层104;电荷积蓄层104上的主要成分为铝 氧化物的第二绝缘膜106a;第二绝缘膜106a上的例如作为氮化钽和 鵠的层叠膜(TaN/W层叠膜)的第一控制栅电极108a;以及在第一 控制栅电极108a的两侧的半导体基板100中例如导入As或P等杂质 而形成的源/漏区域110a、 110b。另外，在本实施方式中，第二绝缘 膜106a作为少量成分含有四价阳离子元素、五价阳离子元素、N(氮) 中的至少一种元素。
如图l所示，在串联连接的存储单元晶体管MTll MTln的两 端部，分别相邻地配置有两个选择晶体管STS1和STD1。选择晶体 管STS1具备半导体基板100上的例如作为Si02膜的第三绝缘膜 102b;第三绝缘膜102b上的主要成分为铝氧化物且作为少量成分含 有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的 第四绝缘膜106b;第四绝缘膜106b上的例如作为氮化钽和钨的层叠 膜的第二控制栅电极108b;以及在第二控制栅电极108b的两侧的半 导体基板100中例如导入As或P等杂质而形成的源/漏区域110c、 110a。
此处，在本实施方式中，漏区域110a与相邻的存储单元晶体管 (在图1中为MTll)的源区域110a被共用化，但未必一定要共用化。 例如，在存储单元晶体管MT11与选择晶体管STS1之间设置有伪栅 图案的情况下，源/漏区域就不被共用化。与选择栅晶体管STS1相邻地，在源区域110c上配置有源线触点22。
另 一方面，选择晶体管STD1与位于存储单元晶体管排列的另一 端的存储单元晶体管MTln相邻地配置。选择晶体管STD1具备半 导体基板100上的例如为Si()2膜的第三绝缘膜102b;第三绝缘膜102b 上的主要成分为铝氧化物、且作为少量成分含有四价阳离子元素、五 价阳离子元素、N(氯)中的至少一种元素的第四绝缘膜106b;第四 绝缘膜106b上的例如为氮化钽和钨的层叠膜的第二控制栅电极 108b;以及在第二控制栅电极108b的两侧的半导体基板100中例如 导入As或P等杂质而形成的源/漏区域110d、 110e。
此处，在本实施方式中，源区域110d与相邻的存储单元晶体管 (在图1中为MTln)的漏区域110d被共用化，但未必一定要共用 化，这一点与选择晶体管STS1相同。与选择栅晶体管STD1相邻地， 在漏区域110e上配置有位线触点24。
根据本实施方式，可以将作为选择晶体管STS1、 STD1的栅绝 缘膜的一部分的铝氧化物膜的电荷陷阱量抑制得极低。因此，在存储 器工作时电荷被俘获到选择晶体管STS1、STD1的栅绝缘膜中，据此， 晶体管的阈值改变，可以防止存储器的误动作。因此，可以实现可靠 性提高的NAND型非易失性存储装置。
另外，根据本实施方式，无需因担心晶体管特性的改变而剥离作 为选择晶体管STS1、 STD1的栅绝缘膜的一部分的铝氧化物膜。因此， 无需像以往那样为了剥离铝氧化物膜而设置的端部的存储单元晶体 管与选择晶体管之间的对准余量。因此，可以缩小NAND型非易失性 存储装置的芯片面积。另外，还可以避免铝氧化物膜的剥离工序中产 生的对选择晶体管的栅绝缘膜的损伤。
在本实施方式中，例如以硅氧化膜表示，第一绝缘膜102a(图1) 以及第三绝缘膜102b的膜厚为3nm至5nm左右。另夕卜，例如作为硅 氮化物膜的电荷积蓄层104的膜厚为lrnn至5nm左右。另外，作为 第二绝缘膜106a、第四绝缘膜106b的添加了四价或五价元素的铝氧 化物的膜厚为4nm至15nm左右。此处，优选的是，四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中 选择的至少一种元素。
在本实施方式中，优选的是，四价阳离子元素、五价阳离子元素、 N(氮)中的任意一种元素大致均匀地包含在作为第四绝缘膜106b的 铝氧化物中。由此，可以既实现通过降低体缺陷(电荷陷阱)而减少 泄漏电流的低功耗化，也实现通过降低铝氧化物膜在铝氧化物/第三绝 缘膜界面附近的缺陷(电荷陷阱)来抑制阈值变化。
另外，在本实施方式中，也可以调整浓度分布，以使得四价阳离 子元素、五价阳离子元素、N(氮)的添加元素的合计浓度的最大值 在第三绝缘膜一侧。此处，浓度是指每单位体积的原子数。另外，第 三绝缘膜一侧意味着，从与第三绝缘膜的界面到铝氧化物膜内分布的 界面缺陷所存在的范围的区域。在使用了上述膜厚范围的铝氧化物膜 的情况下，大致相当于膜厚的10%左右的范围的区域。
如上所述，成为铝氧化物中的电荷陷阱的缺陷偏在于铝氧化物膜 与下层的第三绝缘膜的界面附近。另外，体缺陷大致均匀地存在于铝 氧化物膜中。因此，上述添加元素的分布成为在第三绝缘膜一侧取最 大值的分布，从而可以以最小的元素添加量来有效地减少层叠结构整 体的缺陷。另外，通过具有浓度梯度，还可以期待緩和应力和降低晶 格失配。
优选地，四价阳离子元素在作为第四绝缘膜的以铝氧化物为主要 成分的膜中的浓度是0.035M/( Al + M) ^0.3 ( M -四价阳离子元素)， 五价阳离子元素在第四绝缘膜中的浓度是0.015SM/ ( Al + M ) SO.IS (M-五价阳离子元素)、N(氮)在第四绝缘膜中的浓度是0.02^N/ (O + N)50.4。其原因为，如果在该范围内，可以进一步降低电荷陷 阱量。另外，此处，浓度是用测定位置处的原子数比(摩尔比)表示 的。
另外，在本实施方式中，以将硅氧化膜用作存储单元晶体管的成 为隧道绝缘膜的第一绝缘膜102a (图1)以及成为栅绝缘膜的第三绝缘膜102b的情况为例子进行了说明。但是，除了硅氧化膜以外，还 可以使用硅氧氮化膜或由硅氧化膜/硅氮化膜/硅氧化膜构成的层叠膜 (ONO膜)
另外，在本实施方式中，举出了将硅氮化膜用作存储晶体管的电 荷积蓄层104 (图1)的例子。其组成比既可以是具有化学定量组成 的Si3N4，也可以是为了增大膜中的陷阱密度而具有富Si的组成的硅 氮化膜。另外，除了硅氮化膜以外，还可以通过使用高介电常数膜来 减小电学膜厚，所以作为电荷积蓄层的材料可以广泛地使用包含从 Al、 Hf、 La、 Y、 Ce、 Ti、 Zr、 Ta中选择的至少一种的元素的氧化 物、氮化物或氧氮化物，还可以使用这些膜的层叠体。
另外，在本实施方式中，作为第一以及第二控制栅电极的材料， 举出了氮化钽和钨的层叠膜。但是，除了氮化钽以外，还可以广泛地 使用包含n+型多晶珪、p+型多晶珪、或者从Au、 Pt、 Co、 Be、 Ni、 Rh、 Pd、 Te、 Re、 Mo、 Al、 Hf、 Ta、 Mn、 Zn、 Zr、 In、 Bi、 Ru、 W、 Ir、 Er、 La、 Ti、 Y中选择的大于等于一种的元素、它们的单体 或硅化物、硼化物、氮化物、碳化物等金属类导电材料。
特别地，功函数大的金属类导电材料由于可以降低从阻挡绝缘膜 到控制栅电极的泄漏电流，所以是优选的。另外，在本实施方式中， 在与氮化钽层叠的层中使用了钨，但除此以外还可以广泛地使用镍硅 化物、钴硅化物这样的低电阻的全硅化物或金属类导电材料。
接下来，参照图13 ~图18说明本实施方式的NAND型非易失性 存储装置的制造方法。图13~图18是示出本实施方式的制造方法的 工序剖面图。此处，以在存储单元晶体管中的图1的源触点侧端的存 储单元晶体管MT11和选择晶体管STS1的剖面为例子进行说明。
本实施方式的制造方法的特征在于，在半导体基板上形成第一绝 缘膜以及第三绝缘膜，在第一绝缘膜以及笫三绝缘膜上堆积电荷积蓄 层，去除第三绝缘膜上的电荷积蓄层，在电荷积蓄层上，形成作为铝 氧化物的第二绝缘膜，在第三绝缘膜上，形成作为铝氧化物且含有四 价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜，在第二绝缘膜上形成第一控制栅电极，在第四绝缘膜上形成 第二控制栅电极，在第一控制栅电极的两侧的上述半导体基板中形成 第一源/漏区域，在第二控制栅电极的两侧的上述半导体基板中形成第 二源/漏区域。
另外，此处，第一绝缘膜意味着在形成有存储单元晶体管的区域 的半导体基板上形成的绝缘膜，最终是指成为存储单元晶体管的隧道 绝缘膜的绝缘膜。另外，此处，第三绝缘膜意味着在形成有选择晶体 管的区域的半导体基板上形成的绝缘膜，最终是指成为选择晶体管的 栅绝缘膜的绝缘膜。下面，以同时形成第一绝缘膜与第三绝缘膜的制 造方法为例子进行说明，但第一绝缘膜与第三绝缘膜未必一定要同时 形成。
首先，如图13所示，例如在具有掺杂了 B等杂质的(100)面 的P型的硅的半导体基板100上，例如通过进行热氧化，形成包含厚 度3nm 5nm左右的硅氧化膜的第一绝缘膜102a以及第二绝缘膜 102b。该隧道氧化膜的形成不限于热氧化，例如也可以使用CVD(化 学气相沉积)法。
另外，在形成第一绝缘膜102a以及第三绝缘膜102b之前，在半 导体基板100上，通过公知的工艺，形成埋入了硅氧化膜的元件分离 区域(未图示)。接下来，在第一绝缘膜102a以及第三绝缘膜102b 上，例如通过CVD法等，堆积包含厚度lnm 5nm左右的硅氮化膜 的电荷积蓄层104。
接下来，如图14所示，去除第三绝缘膜102b上的电荷积蓄层 104。即，在随后选择地去除形成有选择晶体管STS1的区域的绝缘膜 上的电荷积蓄层104。例如，可以将第一绝缘膜102a上用抗蚀剂遮蔽， 之后，通过进行干法蚀刻而进行选择性的去除。
接下来，如图15所示，在电荷积蓄层104上，形成主要成分为 铝氧化物的第二绝缘膜106a。另外，在第三绝缘膜102b上，形成主 要成分为铝氧化物、且作为少量成分含有四价阳离子元素、五价阳离 子元素、N(氮)中的至少一种元素的第四绝缘膜106b。另外，此处示出作为同一组成的膜而同时形成第二绝缘膜106a和第四绝缘膜 106b的情况的例子。
通过使用了四价或五价阳离子元素和Al的金属靶或它们的氧化 物乾的溅射法，形成作为第二以及第四绝缘膜的含有四价阳离子元 素、五价阳离子元素、N(氮)中的至少一种元素作为少量成分的铝 氧化物膜106a、 106b。
作为溅射气体条件，既可以单独使用Ar等稀有气体，也可以使 用以恰当的流量比混合了氧或氮的反应溅射法。从抑制铝氧化物膜内 的氧缺失生成的观点出发，优选使用至少控制了氧流量的溅射法。
另外，该膜的制造方法不限于溅射法，还可以是CVD法、ALD 法、蒸镀法、激光融蚀法、MBE法或将这些方法组合的成膜方法。 另外，也可以在成膜了铝氧化物膜的一部分或全部的膜厚之后，通过 离子注入法等导入作为少量成分的元素。
另外，在形成该膜时，例如还可以在电荷积蓄层形成之后或成膜 了铝氧化物膜的一部分或全部膜厚之后，用微量地溶有四价或五价阳 离子元素的溶液对晶片进行冲洗或浸渍，利用溶液中的元素浓度、冲 洗时间或浸渍时间，来控制附着量，之后，通过热处理导入到铝氧化 物膜内。
另外，在利用四价或五价阳离子形成了用于形成存储晶体管区域 的电荷积蓄层104、选择晶体管区域的作为栅绝缘膜的第三绝缘膜 102b的主要元素的情况下，还可以在其上成膜了铝氧化物膜的一部分 或全部膜厚之后，进行热处理，利用该热处理温度设定界面反应速度 和相互扩散速度，并控制热处理时间，从而控制四价或五价元素向膜 中的扩散量。例如在用硅氮化膜形成电荷积蓄层104、用硅氧化膜形 成第三绝缘膜的情况下，可以通过上述方法向铝氧化物中添加Si。
接下来，如图16所示，在第二绝缘膜106a上以及第四绝缘膜 106b上，堆积TaN/W层叠膜108。关于该TaN/W层叠膜108,通过 以Ta(N(CH3)2)s、或Ta(N(CH3)2)s与NBb为原料的CVD法形成TaN， 接下来通过以W(CO)6为原料的CVD法形成W。
2另外，该膜的制造方法不限于此处所示的方法，也可以使用其他
原料气体。另外，还可以采用CVD法以外的例如溅射法、ALD法、 蒸镀法、激光融蚀法、MBE法或将这些方法组合的成膜方法。
接下来，如图17所示，通过公知的光刻以及RIE，在存储单元 晶体管MT11区域中，对第一控制栅电极108a、第二绝缘膜106a、 电荷积蓄膜104、第一绝缘膜102a进行图案形成。同样地，在选择晶 体管STS1区域中，对第二控制栅电极108b、第四绝缘膜106a、第三 绝缘膜102b进4亍图案化。
之后，如图18所示，以第一控制栅电极108a为掩模，例如注入 As离子，在第一控制栅电极108a的两侧的半导体基板100中形成n+ 型的第一源/漏区域110a、 110b。另外，以第二控制栅电极108b为掩 模，例如注入As离子，在第二控制栅电极108b的两侧的半导体基板 100中形成n+型的第二源/漏区域110c、 110a。
此处，示出了通过同时加工形成第一源/漏区域110a、 110b以及 第二源/漏区域110c、 110a的情况的例子，但也可以分别通过单独的 工艺形成。另外，为了控制扩散层位置和深度，也可以在控制栅电极 上堆积了薄膜之后，或者在控制栅电极的两侧形成了侧壁绝缘膜之
后，进行离子注入。
之后，通过/>知的方法形成布线等而形成本实施方式的NAND 型非易失性半导体存储装置。
另外，在本实施方式中，对在选择晶体管的栅绝缘膜的一部分应 用了主要成分为铝氧化物、且作为少量成分含有四价阳离子元素、五 价阳离子元素、N(氮)中的至少一种元素的绝缘膜耒而降低电荷陷 阱量的情况进行了叙述，但通过在外围晶体管中也应用同样的栅绝缘 膜，也可以期待同样的作用、效果。 (第二实施方式)
本发明的第二实施方式的NAND型非易失性半导体存储装置与 第一实施方式的不同点在于，在选择晶体管的第三绝缘膜与第四绝缘 膜之间，具有包含四价阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮化物或氧化物、且由上述元素的浓度分布的半宽度定义
的膜厚大于等于O.lnm且小于等于lnm的第五绝缘膜；以及在存储 单元晶体管的电荷积蓄层与第二绝缘膜之间也具有上述同样的绝缘 膜。除此之外与第一实施方式相同。因此，对于与第一实施方式重复 的记载，其说明从略。
另外，对于上述包含四价阳离子元素、五价阳离子元素、氮中的 至少一种元素的氧氮化物或氧化物的第五绝缘膜，在形成了元件之 后，与层叠在它们之上的铝氧化膜反应，从而使铝扩散，以形成其氧 化物。此处，元素的浓度是指每单位体积的原子数。
图19是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，在选择晶体管(图中的STS1)的第三绝缘膜102b与 第四绝缘膜106b之间，具有包含四价阳离子元素、五价阳离子元素、 氮中的至少一种元素的氧氮化物或氧化物的第五绝缘膜112b。在本实 施方式中，在存储单元晶体管(图中的MTll)的电荷积蓄层104与 第二绝缘膜106a之间也形成有与第五绝缘膜112b同样的绝缘膜 112a。
根据本实施方式，包含四价阳离子元素、五价阳离子元素、氮中 的至少一种元素的氧氮化物或氧化物的绝缘膜112a以及第五绝缘膜 112b，通过利用热处理等实现的相互扩散而被添加到铝氧化膜106a 以及106b中。这样，通过将含有添加元素的氧化膜插入到本来缺陷 多的异种绝缘膜界面中，可以向以铝氧化物为主要成分的第二绝缘膜 106a的界面附近以及第四绝缘膜106b的界面附近导入阳离子元素。 因此，可以有效地减少层叠结构整体的缺陷，可以抑制阈值变化。另 外，即使向该层叠结构施加热处理使添加元素重新分布，使浓度分布 从异种绝缘膜界面起连续地变化，并且具有在异种绝缘膜界面取最大 浓度的浓度分布，也能够维持该效果。
另外，作为四价阳离子元素、五价阳离子元素、氮中的至少一种
元素的氧氮化物或氧化物的绝缘膜112a以及第五绝缘膜112b的膜厚 优选大于等于O.lnm小于等于lnm。其原因在于，在膜厚小于0.1nm时，在异种绝缘膜界面中，添加元素在面内方向上不均匀而成为点状，
从而在微细单元中成为偏差的起源。另外，相反地在超过lnm时，无 法忽视实际膜厚以及电学膜厚的增加，而成为选择晶体管微细化的障 碍。
另外，在本实施方式的制造方法中，可以在第一实施方式中，在 选择去除图14所示的电荷积蓄层104之后，插入堆积作为四价阳离 子元素、五价阳离子元素、氮中的至少一种元素的氧氮化物或氧化物 的绝缘膜112a以及第五绝缘膜112b的工序。堆积膜厚度例如为 0.1nm~2nm。此处，例如可以通过l吏用了四价或五价元素的金属靶 或氧化物靶的溅射法，来堆积第五绝缘膜112b。
另外，该膜的制造方法不限于溅射法，还可以是CVD法、ALD 法、蒸镀法、激光融蚀法、MBE法或将这些方法组合的成膜方法。 或者，也可以通过对基底表面进行自由基氮化等而形成0.1~lnm的 绝缘膜。或者，由于氮易于在晶格失配大的界面处偏析，所以也可以 在第五绝缘膜112b的堆积之后、或者在形成第五绝缘膜112b的上层 之后，通过实施恰当的热处理而在界面处形成0.1~lnm的绝缘膜。 另外，此处记载的绝缘膜膜厚是由上述元素的浓度分布的半宽度定义 的膜厚。
根据本实施方式，从作为四价阳离子元素、五价阳离子元素、氮 中的至少一种元素的氧氮化物或氧化物的绝缘膜112a以及第五绝缘 膜112b向上层的铝氧化物的绝缘膜导入添加阳离子元素。因此，在 绝缘膜112a以及第五绝缘膜112b上堆积铝氧化物膜时，也可以无需 积极地导入作为少量成分的元素。 (第三实施方式)
本发明的第三实施方式的NAND型非易失性半导体存储装置与 第一实施方式的不同点在于，选择晶体管的第三绝缘膜是硅氧化膜， 在与以铝氧化膜为主要成分的第四绝缘膜之间，具有硅氧氮化膜。除 此之外与第一实施方式相同。因此，对于与第一实施方式重复的记载， 其说明从略。图20是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，在选择晶体管(图中的STS1)的第三绝缘膜102b与 第四绝缘膜106b之间，具有硅氧氮化膜114。
根据本实施方式，像这样地，通过将含有氮(N)的硅氧氮化膜 114插入到本来缺陷多的异种绝缘膜界面中，可以向以铝氧化物为主 要成分的第四绝缘膜106a的界面附近导入氮，可以有效地减少层叠 结构整体的缺陷，可以抑制阈值变化。另外，即使向该层叠结构施加 热处理而使氮重新分布，浓度分布从异种绝缘膜界面起连续地变化， 并且具有在异种绝缘膜界面取最大浓度的浓度分布，也能够维持该效 果。
此处，硅氧氮化膜114的膜厚优选大于等于O.lnm小于等于 lnm。此处，在氮化区域薄于O.lnm时，N原子以局部地集中的状态
存在于异种绝缘膜界面中，从而在微细单元中成为偏差的起源。另夕卜， 相反地在超过lnm时，无法忽视实际膜厚以及电学膜厚的增加，成为
选择晶体管微细化的障碍。
另外，在本实施方式的制造方法中，在第一实施方式中，在用硅 氧化膜形成第一以及第三绝缘膜，并在选择去除图14所示的电荷积 蓄层104之后，通过自由基氮化等，使至少选择晶体管区域的作为硅 氧化膜的第三绝缘膜102b的上部成为硅氧氮化膜114即可。
根据本实施方式，从硅氧氮化物114向上层的铝氧化物的绝缘膜
导入氮，所以在堆积铝氧化物膜时，也可以无需积极地导入作为用于
降低电荷陷阱量的成为少量成分的元素。另外，在本例子中，也可以 向存储晶体管区域以及选择晶体管区域的阻挡绝缘膜添加氮。此时，
在存储晶体管区域中，在利用硅氮化膜形成电荷积蓄层的情况下，向 阻挡绝缘膜添加氮的工序对元件特性几乎不造成影响。 (第四实施方式)
本发明的第四实施方式的NAND型非易失性半导体存储装置与 第二实施方式的不同点在于，在存储单元晶体管区域中，不具有作为 电荷积蓄层的硅氮化膜(SiN)层；在替代上述硅氮化膜(SiN)层作为电荷积蓄层发挥功能的铝氧化物层和其基底层的硅氧化膜层之间 不具有包含四价阳离子元素、五价阳离子元素、氮中的至少一种元素 的氧氮化物或氧化物的绝缘膜。除此以外与第二实施方式相同。因此， 对于与第二实施方式重复的记载，其说明从略。
图21是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，存储单元晶体管MTll由包含硅氧化膜的第一绝缘膜 102a、包含铝氧化物膜的第二绝缘膜106a、和第一控制栅电极108a 的层叠结构形成。此处，优选在第二绝缘膜106a中，不含有作为少 量成分的四价阳离子元素、五价阳离子元素、N(氮)。
另一方面，选择晶体管STS1由包含硅氧化膜的第三绝缘膜 102b、包含四价阳离子元素、五价阳离子元素、氮中的至少一种元素 的氧氮化物或氧化物的第五绝缘膜112b、主要成分为铝氧化物的第四 绝缘膜106b、和第二控制栅电极108b的层叠结构形成。另外，对于 第五绝缘膜112b，在元件形成之后与第四绝缘膜106b反应，从而使 铝扩散而形成其氧化物。另一方面，从第五绝缘膜112b向作为上层 的铝氧化物的绝缘膜106b扩散阳离子元素或氮。
根据本实施方式，在选择晶体管STS1中，可以与第二实施方式 同样地，降低电荷陷阱量。另外，在存储单元晶体管中，未明示地形 成电荷积蓄层，但由上述实验结果(图3、图4)可知，利用形成在 铝氧化物膜/硅氧化膜中的界面陷阱捕获电荷，可以充分地发挥存储器 功能。
以下，以与第一实施方式的不同点为中心，对本实施方式的制造 方法进行说明。在用硅氧化膜形成了第一以及第二绝缘膜之后，堆积 包含四价阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮 化物或氧化物的绝缘膜。之后，对该绝缘膜进行图案化而仅在选择晶 体管区域中残留绝缘膜。之后，不形成电荷积蓄层，而形成了铝氧化 物膜之后，通过与第一实施方式的制造方法相同的方法，形成存储单 元晶体管以及选择晶体管即可。
另外，对于上述包含四价阳离子元素、五价阳离子元素、氮中的至少 一种元素的氧氮化物或氧化物的绝缘膜，在形成元件之后与层叠 在其上的铝氧化膜反应，从而使铝扩散而形成其氧化物。同时，从下层的第五绝缘膜112b向上层的作为铝氧化物的第四绝缘膜106b扩散 阳离子元素或氮。因此，在堆积铝氧化物膜时，也可以无需积极地导 入作为少量成分的元素。 (第五实施方式)本发明的第五实施方式的NAND型非易失性半导体存储装置与 第四实施方式的不同点在于，代替在选择晶体管的硅氧化膜与主要成 分为铝氧化物的绝缘膜之间具有包含四价阳离子元素、五价阳离子元 素、氮中的至少一种元素的氧氮化物或氧化物的绝缘膜，而使用作为 少量成分含有四价阳离子元素、五价阳离子元素、氮中的至少一种元 素的铝氧化物。除此以外与第四实施方式相同。因此，对于与第四实 施方式以及效果重复的记载，其说明从略。图22是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，存储单元晶体管MT11由包含硅氧化膜的第一绝缘膜 102a、包含铝氧化物膜的第二绝缘膜106a和第一控制栅电极108a的 层叠结构形成。此处，优选在第二绝缘膜106a中，不含有作为少量 成分的四价阳离子元素、五价阳离子元素、N(氮)。另外，选择晶体管STS1由包含硅氧化膜的第三绝缘膜102b、主 要成分为铝氧化物且作为少量成分含有四价阳离子元素、五价阳离子 元素、N(氮)中的至少一种元素的第四绝缘膜106b、和第二控制电 极108b的层叠结构形成。根据本实施方式，在选择晶体管STS1中，可以与第一实施方式 同样地，在铝氧化物中大致均匀地含有四价阳离子元素、五价阳离子 元素中的任意一种元素。因此，既可以实现通过降低体缺陷(电荷陷 阱)而减少泄漏电流而获得的低功耗化，也可以通过降低铝氧化物膜 界面附近的缺陷(电荷陷阱)来抑制阈值变化。另外，通过使添加元 素与体缺陷以及界面缺陷分布一并地分布，可以以最小的添加量有效 地减少层叠结构整体的缺陷。具体而言，优选在选择晶体管区域中具有倾斜的分布，使得添加 元素浓度在铝氧化物膜/硅氧化物膜界面处成为最大。通过具有浓度梯 度，还可以期待应力緩和降低晶格失配。另外，在存储单元晶体管中， 未形成电荷积蓄层，但可以与第四实施方式同样地，利用铝氧化物膜 /硅氧化膜中的陷阱电荷，来充分地实现存储器功能。本实施方式的制造方法的特征在于，在半导体基板上形成第一绝 缘膜以及第三绝缘膜，在第一绝缘膜上形成作为铝氧化物的第二绝缘 膜，在第三绝缘膜上形成作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜，在第二绝缘 膜上形成第一控制栅电极，在第四绝缘膜上形成第二控制栅电极，在 第一控制栅电极的两侧的上述半导体基板中形成第一源/漏区域，在第 二控制栅电极的两侧的上述半导体基板中形成第二源/漏区域。以下， 以和第一实施方式的不同点为中心，对本实施方式的制造方法进行说 明。在选择晶体管区域的第二绝缘膜102b上，堆积掩模材料。接下 来，在存储晶体管区域以及选择晶体管区域中，堆积铝氧化物膜。然 后，通过与选择晶体管区域的掩模材料一起剥离掩模材料上的铝氧化 物膜，形成存储单元晶体管区域的第二绝缘膜106a。之后，在存储晶体管区域上堆积掩模材料，在存储晶体管区域以 及选择晶体管区域上，通过使用了四价或五价元素和Al的金属靶或 它们的氧化物耙的'賊射法来形成添加了四价或五价元素的铝氧化物 膜。另外，该膜的制造方法不限于溅射法，还可以是CVD法、ALD 法、蒸镀法、激光融蚀法、MBE法或将这些方法组合的成膜方法， 另外，也可以在成膜了铝氧化物膜的一部分或全部膜厚之后，通过离 子注入法等导入。之后，将存储晶体管区域上的铝氧化物膜与掩模材料一起剥离。 由此，形成选择晶体管区域的第四绝缘膜106b。之后，通过与第一实 施方式同样的制造方法形成NAND型半导体非易失性存储装置。 (第六实施方式)本发明的第六实施方式的NAND型非易失性半导体存储装置与 第一实施方式的不同点在于，存储单元晶体管的铝氧化物的第二绝缘 膜是由铝氧化物膜夹着硅氧化膜的三层结构的阻挡绝缘膜；以及选择 晶体管的铝氧化物的第四绝缘膜是由铝氧化物膜夹着硅氧化膜的三 层结构的绝缘膜。除此以外与第一实施方式相同。因此，对于与第一 实施方式重复的记载，其说明从略。另外，上述铝氧化物膜是作为少 量成分含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一 种元素的绝缘膜。图23是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，存储单元晶体管MT11的阻挡绝缘膜为利用铝氧化物 的第二绝缘膜106a和铝氧化物的第二绝缘膜106c夹着硅氧化膜126a 的三层结构的阻挡绝缘膜。另夕卜，选择晶体管STS1的硅氧化膜102b 上层叠的绝缘膜为利用铝氧化物的第四绝缘膜106b和铝氧化物的笫 四绝缘膜106d夹着硅氧化膜126b的三层结构的绝缘膜。在存储单元晶体管区域中，隧道绝缘膜102a的膜厚是3nm至 5nm左右，作为电荷积蓄层104的硅氮化膜的膜厚是lnm至5nm左 右，在作为阻挡绝缘膜的电荷积蓄层104上形成的作为少量成分含有 四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的铝 氧化膜106a的膜厚是4nm至15nm左右，被夹着的硅氧化膜126a的 膜厚是lnm至5nm左右，形成在该硅氧化膜126a上的作为少量成分 含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素 的铝氧化膜106c的膜厚是4nm至15nm左右。铝氧化膜106a、 106c 各自的膜厚优选被调整成使得三层结构的阻挡绝缘膜的总计膜厚为 4nm至15nm左右。在选择晶体管区域中，隧道绝缘膜102b的膜厚是3nm至5nm左 右，形成在其上的作为绝缘膜的作为少量成分含有四价阳离子元素、 五价阳离子元素、N(氮)中的至少一种元素的铝氧化膜106b的膜厚 是4nm至15nm左右，所夹着的硅氧化膜126b的膜厚是lnm至5nm 左右，形成在该硅氧化膜126b上的作为少量成分含有四价阳离子元素、五价阳离子元素、N (氮)中的至少一种元素的铝氧化膜106d的 膜厚是4nm至15nm左右。铝氧化膜106b、 106d各自的膜厚优选调 整成使得三层结构的阻挡绝缘膜的总计膜厚为4nm至15nm左右。根据本实施方式，对于存储晶体管区域的阻挡绝缘膜，使用添加 了期望的元素的铝氧化膜、硅氧化膜、添加了期望的元素的铝氧化膜 的层叠膜。因此，既可以通过降低体缺陷(电荷陷阱)而减少漏电流 以实现了低功耗化，也通过降低铝氧化物膜界面附近的缺陷(电荷陷 阱)抑制了阈值变化。另外，通过使添加元素也与体缺陷以及界面缺陷的分布一并地分 布，可以以最小的添加量有效地减少层叠结构整体的缺陷。进而，通 过在阻挡膜中央配置电子势垒大于铝氧化膜的硅氧化膜，可以确保良好的电荷保持性能。以下，以与第一实施方式的不同点为中心，对本实施方式的制造 方法进行说明。在去除选择晶体管区域的电荷积蓄层104之后，依次 形成添加了期望的元素的铝氧化物膜、硅氧化膜、添加了期望的元素 的铝氧化物膜。作为硅氧化膜的形成方法，也可以使用多晶硅的热氧 化或自由基氧化、TDMAS ( Trisdimethyl amino silane，三二曱基氨 基硅烷)等以有机硅气体和臭氧为原料的ALD法。之后，如图16所示的工序那样堆积控制栅电极材料，通过与第 一实施方式同样的方法，形成NAND型半导体非易失性存储装置。 (第七实施方式)本发明的第七实施方式的NAND型非易失性半导体存储装置与 第六实施方式的不同点在于，在存储单元晶体管以及选择晶体管的铝 氧化物膜、与在其上侧或下侧相接的硅氧化膜或硅氮化膜之间，存在 包含四价阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮 化物或氧化物的绝缘膜。除此以外与第六实施方式相同。通过该层叠结构，与存储单元晶体管的阻挡绝缘膜抵接的部分成 为六层结构。从工艺简便性出发，选择晶体管的绝缘膜也在本来的作 为栅绝缘膜的硅氧化膜上相接地存在上述六层结构的绝缘膜。对于与第一以及第六实施方式重复的记载，其说明从略。图24是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，在存储单元晶体管MT11中，相当于电荷积蓄层104 与第一控制电极108a之间的阻挡绝缘膜的膜为从下层开始包含四价 阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮化物或氧 化物的绝缘膜120a、铝氧化物的第二绝缘膜106a、包含四价阳离子 元素、五价阳离子元素中的至少一种元素的氧氮化物或氧化物的绝缘 膜120c、硅氧化膜126a、包含四价阳离子元素、五价阳离子元素、 氮中的至少一种元素的绝缘膜120e、铝氧化物的第二绝缘膜106c的 六层结构。另外，对于绝缘膜120a、 120c、 120e，在元件形成之后与 第二绝缘膜106a、 106c反应，从而使铝扩散，而形成其氧化物。在选择晶体管STS1中，隧道氧化膜102b与第 一控制电极108b 之间的绝缘膜为从下层开始包含四价阳离子元素、五价阳离子元素、 氮中的至少 一种元素的氧氮化物或氧化物的绝缘膜120b、铝氧化物的 第四绝缘膜106b、包含四价阳离子元素、五价阳离子元素、氮中的至 少一种元素的氧氮化物或氧化物的绝缘膜120d、硅氧化膜126b、包 含四价阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮化 物或氧化物的绝缘膜120f、铝氧化物的第四绝缘膜106d的六层结构。 另外，对于绝缘膜120b、 120d、 120f，在形成元件之后与第四绝缘膜 106d反应，从而使铝扩散，而形成其氧化物。同时，阳离子元素或氮 从绝缘膜120b、 120d、 120f向作为铝氧化物的绝缘膜106b、 106d扩 散。在存储单元晶体管区域中，隧道绝缘膜102a的膜厚是3nm至 5nm左右，作为电荷积蓄层104的硅氮化膜的膜厚是lnm至5nm左 右，形成在硅氮化膜上的含有四价阳离子元素、五价阳离子元素、氮 中的至少一种元素的氧氮化物或氧化物的绝缘膜120a的膜厚是 O.lnm至lnm左右，形成在该绝缘膜120a上的铝氧化膜106a的膜厚 是4nm至15nm左右，形成在该铝氧化膜106a上的含有四价阳离子 元素、五价阳离子元素中的至少一种元素的氧氮化物或氧化物的绝缘膜120c的膜厚是O.lnm至lnm左右，形成在该绝缘膜120c上的硅氧 化膜126a的膜厚是lnm至5nm左右，形成在该硅氧化膜上的含有四 价阳离子元素、五价阳离子元素、氮中的至少一种元素的氧氮化物或 氧化物的绝缘膜102e的膜厚是O.lnm至lnm左右，形成在该绝缘膜 102e上的铝氧化膜106c的膜厚是4nm至15nm左右。铝氧化膜106a、 106c各自的膜厚优选调整成使得六层结构的阻挡绝缘膜的总计膜厚 为4nm至15nm左右。
在选择晶体管区域中，除了不存在隧道绝缘膜102b上的作为电 荷积蓄层的硅氮化膜以外，通过与存储单元晶体管区域相同的制造工 序来形成，所以六层层叠顺序以及膜厚结构相同。
根据本实施方式，元件形成后的存储晶体管区域的六层结构的阻 挡绝缘膜通过相互扩散，而成为以恰当的浓度分布添加了期望的元素 的铝氧化膜、硅氧化膜、以恰当的浓度分布添加了期望的元素的铝氧 化膜的三层结构的层叠膜。因此，既可以通过降低体缺陷(电荷陷阱) 而减少漏电流以实现了低功耗化，还通过降低铝氧化物膜界面附近的 缺陷(电荷陷阱)抑制了阈值变化。
另外，通过使添加元素也与体缺陷以及界面缺陷的分布一并地分 布，可以以最小的添加量有效地减少层叠结构整体的缺陷。而且，通 过在阻挡膜中央配置电子势垒大于铝氧化膜的硅氧化膜，可以确保良 好的电荷保持性能。
以下，以与第一以及第六实施方式的不同点为中心，对本实施方
式的制造方法进行说明。在去除选择晶体管区域的电荷积蓄层104之 后，依次生成四价阳离子元素、五价阳离子元素、氮中的至少一种元 素的氧氮化物或氧化物、铝氧化物膜、四价阳离子元素、五价阳离子 元素、氮中的至少一种元素的氧氮化物或氧化物、硅氧化膜、四价阳 离子元素、五价阳离子元素、氮中的至少一种元素的氧氮化物或氧化 物、铝氧化物膜的六层结构。
之后，如图16所示的工序那样堆积控制栅电极材料，通过与第 一实施方式同样的方法，形成NAND型半导体非易失性存储装置。(第八实施方式)
本发明的第八实施方式的NAND型非易失性半导体存储装置与 第一实施方式的不同点在于，在存储单元晶体管的第一绝缘膜(隧道 绝缘膜)与电荷积蓄层之间，插有主要成分为铝氧化物且作为少量成 分含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元
素的绝缘膜、和其上层的硅氧化膜。此外与第一实施方式相同。因此， 对于与第一实施方式重复的记栽，其说明从略。
本实施例对应于如下结构作为隧道绝缘膜，将公知的硅氧化膜 /硅氮化膜(氧氮化膜)/硅氧化膜结构、即所谓的ONO结构的硅氮化 膜(氧氮化膜)置换成主要成分为铝氧化物且作为少量成分含有四价 阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的绝缘膜 的结构。即，是以改善隧道绝缘膜为目的的实施方式，与第一至第七 实施方式中示出的改善阻挡膜或电荷捕获层的目的不同。因此，可以 直接应用到实施方式1至7中示出的所有的存储单元晶体管的隧道绝 缘膜以及选择晶体管的栅极绝缘膜中。
图25是本实施方式的NAND型非易失性半导体存储装置的剖面 图。如图所示，在存储单元晶体管MT11中，在第一绝缘膜102a与 电荷积蓄层104之间，插有主要成分为铝氧化物且作为少量成分含有 四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的绝 缘膜130a和其上层的硅氧化膜132。即，隧道绝缘膜为第一绝缘膜 102a、以恰当的浓度分布添加了期望的元素的铝氧化膜130a、和硅氧 化膜132的三层层叠结构。
选择晶体管STS1为第一绝缘膜102b、和形成在其上的主要成分 为铝氧化物且作为少量成分含有四价阳离子元素、五价阳离子元素、 N (氮)中的至少一种元素的绝缘膜130b的两层层叠结构。
在存储晶体管区域中，作为隧道绝缘膜102a的硅基板上的硅氧 化膜的膜厚是lnm至4nm左右，其上的添加了四价或五价元素或氮 的铝氧化膜130a的膜厚是lnm至5nm左右，其上的硅氧化膜132的 膜厚是lnm至4nm左右，作为电荷积蓄层104的硅氮化膜的膜厚是lnm至5nm左右，作为阻挡绝缘膜的添加了四价或五价元素或氮的 铝氧化膜106a的膜厚是4nm至15nm左右。
在选择晶体管区域中，栅绝缘膜102b的膜厚是3rnn至5nm左 右，作为阻挡绝缘膜的添加了四价或五价元素或氮的铝氧化膜106a 的膜厚是4nm至15nm左右。
根据本实施方式，对于存储晶体管区域的隧道绝缘膜，使用了硅 氧化膜、以恰当的浓度分布添加了期望的元素的铝氧化膜、硅氧化膜 的层叠膜。因此，可以既通过降低体缺陷(电荷陷阱)而减少漏电流 从而实现了低功耗化，还通过降低铝氧化物膜界面附近的缺陷(电荷 陷阱)抑制了阈值变化。
另外，通过使添加元素也与体缺陷以及界面缺陷的分布一并地分 布，可以以最小的添加量有效地减少层叠结构整体的缺陷。具体而言， 优选为具有倾斜的分布，使得添加元素浓度在铝氧化膜与硅氧化膜界 面处成为最大。通过具有浓度梯度，还可以期待应力緩和降低晶格失 配。进而，通过在隧道绝缘膜中央配置电子势垒大于硅氧化膜的铝氧 化膜，可以确保作为隧道绝缘膜的良好的写入擦除性能。
以上，参照具体例对本发明的实施方式进行了说明，上述实施方 式仅为举出的例子，而本发明不限于此。另外，在实施方式的说明中， 在NAND型非易失性半导体存储装置、及其制造方法等中，关于本发 明的说明中不直接需要的部分等，省略了记载，但也可以恰当选择使 用所需的与NAND型非易失性半导体存储装置、及其制造方法相关的 要素。
另外，作为半导体基板，以硅(Si)为例子进行了说明，但不限 于硅(Si)，还可以使用硅锗(SiGe)、锗(Ge)、碳化硅(SiC)、 砷化镓(GaAs )、氮化铝(A1N)、氮化镓(GaN)、锑化铟(InSb ) 等、或对它们施加了应变的基板。
另外，基板材料的面方向不限于(100)面，而可以恰当选择(IIO) 面或(111)面等。
另外，本发明的范围包括具备本发明的要素、本领域技术人员进行了恰当的设计变更的所有NAND型非易失性半导体存储装置及其 制造方法。本发明的范围由所附的权利要求的范围及其等价物的范围 所定义。
权利要求
1. 一种NAND型非易失性半导体存储装置，其特征在于，在半导体基板中，具备相互串联连接的多个存储单元晶体管、和设置在上述多个存储单元晶体管的端部的选择晶体管，上述存储单元晶体管具备上述半导体基板上的第一绝缘膜；上述第一绝缘膜上的电荷积蓄层；上述电荷积蓄层上的作为铝氧化物的第二绝缘膜；上述第二绝缘膜上的第一控制栅电极；以及在上述第一控制栅电极的两侧的上述半导体基板中形成的第一源/漏区域，上述选择晶体管具备上述半导体基板上的第三绝缘膜；上述第三绝缘膜上的作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；上述第四绝缘膜上的第二控制栅电极；以及在上述第二控制栅电极的两侧的上述半导体基板中形成的第二源/漏区域。
2. 根据权利要求1所述的NAND型非易失性半导体存储装置， 其特征在于，上述第四绝缘膜中的上述四价阳离子元素、五价阳离子元素、N (氮)的合计浓度具有在上述第三绝缘膜一侧取最大值的分布。
3. 根据权利要求1所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素、五价阳离子元素、N(氮)中的至少一种 元素大致均匀地包含在上述铝氧化物中。
4. 根据权利要求1所述的NAND型非易失性半导体存储装置， 其特征在于，在上述第三绝缘膜与上述第四绝缘膜之间，具有第五绝缘膜，该 第五绝缘膜为铝氧化物且含有上述四价阳离子元素、五价阳离子元 素、氮中的至少一种元素，由上述元素的浓度分布的半宽度定义的膜厚大于等于O.lnm小于等于lnm。
5. 根据权利要求1所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是( Al + M)^).3，其中M-四价阳离子元素；上述五价阳离子元素在上f 第四绝缘膜中的浓度是0.0155M/ (Al + M) ￡0.15,其中M-五价阳 离子元素；上述N (氮)在上述第四绝缘膜中的浓度是0.02￡ /(0 + N)￡0.4。
6. 根据权利要求2所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03SM/ ( Al + M)S0.3，其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.015SM/ (Al + M) ￡0.15，其中M-五价阳 离子元素；上述N (氮)在上述第四绝缘膜中的浓度是0.02^N/ (0 + N) ^0.4。
7. 根据权利要求3所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03^M/( Al + M)50.3，其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.015SM/ ( Al + M) 50.15,其中M-五价阳 离子元素；上述N (氮)在上述第四绝缘膜中的浓度是0.02^/(0 + N) :￡0.4。
8. 根据权利要求4所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03SM/ ( Al + M)50.3，其中M-四价阳离子元素；上述五价阳离子元素在上述第四绝缘膜中的浓度是0.015SM/ ( Al + M) ￡0.15，其中M-五价阳 离子元素；上述N (氮)在上述第四绝缘膜中的浓度是0.02^/(0 + N) ，4。
9. 根据权利要求1所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素。
10. 根据权利要求2所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素0
11. 根据权利要求3所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素。
12. 根据权利要求4所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素o
13. —种NAND型非易失性半导体存储装置，其特征在于， 在半导体基板中，具备相互串联连接的多个存储单元晶体管、和设置在上述多个存储单元晶体管的端部的选择晶体管， 上述存储单元晶体管具备 上述半导体基板上的第一绝缘膜； 上述第一绝缘膜上的作为铝氧化物的第二绝缘膜；上述第二绝缘膜上的第一控制栅电极；以及 在上述第一控制栅电极的两侧的上述半导体基板中形成的第一 源/漏区域，上述选择晶体管具备 上述半导体基板上的第三绝缘膜；上述第三绝缘膜上的作为铝氧化物且含有四价阳离子元素、五价 阳离子元素、N (氮)中的至少一种元素的第四绝缘膜；上述第四绝缘膜上的第二控制栅电极；以及在上述第二控制栅电极的两侧的上述半导体基板中形成的第二 源/漏区域。
14. 根据权利要求13所述的NAND型非易失性半导体存储装置， 其特征在于，上述第四绝缘膜中的上述四价阳离子元素、五价阳离子元素、N (氮)的合计浓度具有在上述第三绝缘膜一侧取最大值的分布。
15. 根据权利要求13所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素、五价阳离子元素、N(氮)中的至少一种 元素大致均勻地包含在上述铝氧化物中。
16. 根据权利要求13所述的NAND型非易失性半导体存储装置， 其特征在于，在上述第三绝缘膜与上述第四绝缘膜之间，具有第五绝缘膜，该 第五绝缘膜作为铝氧化物且含有上述四价阳离子元素、五价阳离子元 素、氮中的至少一种元素，由上述元素的浓度分布的半宽度定义的膜 厚大于等于O.lnm小于等于lnm。
17. 根据权利要求13所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03^M/ ( Al + M)50.3,其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.015SM/ ( Al + M) ^0.15，其中M-五价阳离子元素)；上述N(氮)的上述第四绝缘膜中的浓度是0.02^N/(O + N) ￡0.4。
18. 根据权利要求14所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.035M/ ( Al + M)￡0.3，其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.015SM/ ( Al + M) ^0.15，其中M-五价阳 离子元素)；上述N(氮)在上述第四绝缘膜中的浓度是0.02^N/(0 + N) ^0.4。
19. 根据权利要求15所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03SM/ ( Al + M)S0.3，其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.015SM/ (Al + M) $0.15，其中M-五价阳 离子元素)；上述N(氮)在上述第四绝缘膜中的浓度是0.02^N/(0 + N) K
20. 根据权利要求16所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素在上述第四绝缘膜中的浓度是0.03^\1/ ( Al + M)S0.3，其中M-四价阳离子元素；上述五价阳离子元素在上述 第四绝缘膜中的浓度是0.0155M/ ( Al + M) ￡0.15,其中M-五价阳 离子元素)；上述N(氮)在上述第四绝缘膜中的浓度是0.02^V/(O + N) ^0.4。
21. 根据权利要求13所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素。
22. 根据权利要求14所述的NAND型非易失性半导体存储装置，其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素。
23. 根据权利要求15所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一 种元素。
24. 根据权利要求16所述的NAND型非易失性半导体存储装置， 其特征在于，上述四价阳离子元素是从Si、 Ge、 Sn、 Hf、 Zr、 Ti中选择的至 少一种元素，上述五价阳离子元素是从V、 Nb、 Ta中选择的至少一种元素o
全文摘要
本发明提供一种将铝氧化物膜作为阻挡绝缘膜的高性能的MONOS型的NAND型非易失性半导体存储装置。在半导体基板中，具备串联连接的多个存储单元晶体管、和选择晶体管。存储单元晶体管具备半导体基板上的第一绝缘膜；电荷积蓄层；作为铝氧化物的第二绝缘膜；第一控制栅电极；以及第一源/漏区域。选择晶体管具备半导体基板上的第三绝缘膜；作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；第二控制栅电极(108b)；以及第二源/漏区域。
文档编号H01L29/10GK101546773SQ20091013066
公开日2009年9月30日 申请日期2009年3月27日 优先权日2008年3月28日
发明者中崎靖, 村冈浩一, 菊地祥子 申请人:株式会社东芝