专利名称：半导体装置的制造方法
技术领域：
本发明涉及半导体装置，且特别是涉及一种半导体装置的制造方法。
背景技术：
现有的半导体加工设备中最基本的加工单位为整片晶片，而整片晶片在加工后， 不可避免地因加工工艺的缺陷而有部分区域发生电性或结构不良的情况。当这些不良区占晶片总面积面积的比例过高时，若后续再以整片晶片进行加工处理，无异于浪费了加工设备的产能，进而增加工艺成本，并降低了工艺效率。
发明内容
本发明的目的就是在提供一种半导体装置的制造方法，可降低工艺成本及提高工艺效率。为达成上述目的，本发明提出一种半导体装置的制造方法。首先，提供承载基底及多个晶片切片。各晶片切片具有有源表面与背面，其中有源表面与背面相对，且各晶片切片包括至少一个连接垫，位于有源表面上。接着，在承载基底与晶片切片的有源表面间形成粘着层，以将晶片切片粘着至承载基底上。再于各晶片切片中形成至少一个硅导通孔而与对应的连接垫电性连接。之后，令这些晶片切片与承载基底分离。在本发明的优选实施例中，上述的粘着层呈图案化分布于承载基底与晶片切片之间。在本发明的优选实施例中，在令上述这些晶片切片与承载基底分离之后，还包括对各晶片切片进行切割，以获得多个芯片(chip)。在本发明的优选实施例中，移除上述粘着层的方法包括紫外光照射、热熔、机械剥离或溶剂溶解。在本发明的优选实施例中，形成硅导通孔的方法是先在各晶片切片中形成至少一个贯孔，接着在晶片切片的背面形成介电层，以使介电层填入这些贯孔内。然后，移除位在贯孔内的部分介电层，以暴露出对应的连接垫。之后，在这些贯孔内填入金属层，以形成与连接垫电性连接的硅导通孔。在本发明的优选实施例中，提供上述晶片切片的方法可以是先提供具有至少一个可用区与至少一个不良区的晶片，然后沿可用区切割晶片，以获得上述晶片切片。在本发明的优选实施例中，上述的承载基底为透明基底。在本发明的优选实施例中，其中在形成上述这些硅导通孔之前，还包括薄化上述这些晶片切片。本发明的半导体装置的制造方法可先挑选出各晶片的可用区并将其切割下来之后，再将这些晶片切片粘着在符合机台规格的承载基底上，以利于进行后续的硅导通孔工艺。而且，由于这些晶片切片是以具暂时性粘着力的粘着层粘着于承载基底上，因此可在将晶片切片切割成芯片之前先将晶片切片与承载基底分离，以使承载基底具可重复利用性。也就是说，本发明可针对单片晶片中良率高的部分进行后续工艺，以节省成本并提高总工艺良率。 为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例， 并配合附图，作详细说明如下。
图IA至图IH绘示为本发明的实施例中半导体装置在部分工艺中的剖面示意图。
图2A至图2B绘示为本发明的实施例中提供晶片切片的方法的示意图。
图3A至图;3B绘示为本发明的实施例中在贯孔中形成金属层的流程剖面图。
图4为本发明的实施例中半导体装置在部分工艺中的剖面示意图。
图5绘示为本发明的实施例中半导体装置在部分工艺中的剖面示意图。
附图标记说明
100 ；曰tl· 日日/T
102 ；可用区
104 ；不良区
110 ；承载基底
120 ；晶片切片
122 ；有源表面
124 ；背面
126 ；连接垫
127 ；硅导通孔
127a贯孔
127b介电层
127cU29a 金属层
129b金属图案
128 ；半导体元件
130 ；粘着层
200 ；-H-* LL 心片
具体实施例方式请参阅图IA至图1H，其绘示为本发明的实施例的半导体装置在部分工艺中的剖面示意图。请参阅图1A，首先提供承载基底110及多个晶片切片120。承载基底110可以是透明的圆形基底，以符合现有机台，但不以此为限。各晶片切片120分别具有彼此相对的有源表面122与背面124，且各晶片切片120可包括至少一个连接垫126，位于有源表面122 上。具体来说，连接垫1 与形成在晶片切片120的有源表面122上的线路(图未示)电性连接。除此之外，晶片切片120的有源表面122上已形成有至少一个半导体元件128，其通过线路与连接垫1 而与外部电路电性连接。在本实施例中，半导体元件1 例如是微透镜阵列(micro lens array)及彩色滤光片(color filter)阵列，但本发明不以此为限。
值得一提的是，这些晶片切片120可以是来自同一片晶片，也可以是来自不同片晶片。详细来说，如图2A所示，本实施例先提供具有已知的可用区102与不良区104的晶片100，然后再如图2B所示，沿可用区102切割晶片100，以获得晶片切片120。换言之，晶片切片120是通过切割下晶片100的可用区102而得。请参阅图1B，在承载基底110与晶片切片120的有源表面122间形成粘着层130， 以将晶片切片120粘着至承载基底110上。在本实施例中，粘着层130可布满于晶片切片 120的有源表面122与承载基底110之间。特别的是，粘着层130是具有暂时性粘着力的粘着层，例如紫外胶、热熔胶或者可以溶剂将其溶解的可溶解胶，但本发明不以此为限。请参阅图1C，从这些晶片切片120的背面IM进行薄化工艺，以缩减晶片切片120 的厚度。而本实施例的晶片切片120在薄化工艺后的厚度约介于100 200微米之间，但本发明不以此为限，本领域一般技术人员可自行依据实际需求而定。请参阅图ID至图1F，在各晶片切片120中形成至少一个硅导通孔127而与连接垫126电性连接。详细来说，形成硅导通孔127的方法是先在各晶片切片120中形成至少一个贯孔127a，如图ID所示，而形成贯孔127a的方法可以是激光穿孔或深反应式离子蚀刻 (deep reactive ion etching，DRIE)，但不以此为限。请再参阅图1E，接着在晶片切片120的背面124上形成介电层127b，并使其填入贯孔127a内。然后，移除位于贯孔127a内以及连接垫1 表面上的部分介电层127b，以暴露出连接垫126。在本实施例中，介电层127b例如是二氧化硅，但不以此为限。而移除位于部分介电层127b的方法可以是使用激光或深反应式离子蚀刻，但不以此为限。之后，请参照图1F，在贯孔127a内填入金属层127c，而形成与对应的连接垫1 电性连接的硅导通孔127。在此，金属层127c即是通过介电层127b而与晶片切片120电性绝缘，以避免各硅导通孔127之间发生短路的问题。而且，各金属层127c自对应的贯孔 127a延伸至该晶片切片120的背面124。详细来说，形成金属层127c的方法是先在这些晶片切片120的背面124上形成一层金属层U9a，如图3A所示，以填满各晶片切片120的贯孔127a。然后，如图:3B所示，移除位于晶片切片120的背面IM上的部分金属层U9a。 举例来说，位在晶片切片120的背面IM上的部分金属层129a例如是通过化学机械抛光 (Chemical Mechanical Polishing, CMP)的方式而被移除。后续，在晶片切片120的背面124上形成图IF所示的多个金属图案U9b，而分别与金属层129a电性连接。也就是说，本实施例的金属层127c是由金属层129a与金属图案 129b所构成，其中金属层129a与金属图案129b的材料不同，但本发明不限于此。在其他实施例中，金属层127c也可以是形成在晶片切片120的背面IM上，并共形地填入贯孔127a 内的单一膜层，如图4所示。在此，金属层127c可由高导电材料例如铜、铝或者其他高导电材料制成，但不以此为限。在形成金属层127c后，令晶片切片120与承载基底110分离，如图IG所示。具体来说，本实施例例如是以紫外光照射粘着层130、热熔粘着层130、利用机械力将晶片切片 120自承载基底110上剥离或以溶剂溶解粘着层130等方式来分离晶片切片120与承载基底110，但本发明不以此为限。需要注意的是，虽然本实施例是将粘着层130布满于承载基底110与晶片切片120 之间，但在其他实施例中，如图5所示，粘着层130还可呈图案化地分布于承载基底110与晶片切片120之间，而不与晶片切片120的有源表面122上的元件接触，以避免在移除粘着层130时损坏这些半导体元件128。请参阅图1H，本实施例在将晶片切片120与承载基底110分离之后，更接着对各晶片切片120进行切割，以获得多个芯片200供后续封装工艺使用。举例来说，这些芯片200 可以是CMOS影像传感器、微机电系统芯片、高频半导体元件或是其他无须彼此堆叠封装的半导体芯片，但本发明不以此为限。综上所述，本发明的半导体装置的制造方法可先挑选出各晶片的可用区并将其切割下来之后，再将这些晶片切片粘着在符合机台规格的承载基底上，以进行后续工艺。也就是说，本发明可针对单片晶片中良率高的部分进行后续工艺，以节省成本并提高总工艺良率。而且，这些晶片切片可以通过具暂时性粘着力的粘着层粘着于承载基底上，并且在将晶片切片切割成芯片之前，先将晶片切片与承载基底分离。如此一来，承载基底即可重复使用，以进一步降低工艺成本。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准。
权利要求
1.一种半导体装置的制造方法，包括提供承载基底及多个晶片切片，各该晶片切片具有有源表面与背面，其中该有源表面与该背面相对，且各该晶片切片包括至少一连接垫，位于该有源表面上；在该承载基底与该多个晶片切片的该有源表面间形成粘着层，以将该多个晶片切片粘着至该承载基底上；于各该晶片切片中形成至少一硅导通孔而与该多个连接垫电性连接；以及令该多个晶片切片与该承载基底分离。
2.如权利要求1所述的半导体装置的制造方法，其中该粘着层呈图案化分布于该承载基底与该多个晶片切片之间。
3.如权利要求1所述的半导体装置的制造方法，其中令该多个晶片切片与该承载基底分离之后，还包括切割各该晶片切片，以分别获得多个芯片。
4.如权利要求1所述的半导体装置的制造方法，其中令该多个晶片切片与该承载基底分离的方法包括以紫外光照射该粘着层、热熔该粘着层、机械剥离或以溶剂溶解该粘着层。
5.如权利要求1所述的半导体装置的制造方法，其中形成该多个硅导通孔的方法包括于各该晶片切片中形成至少一贯孔；于该多个晶片切片的背面上形成介电层，其中该介电层填入该多个贯孔内； 移除位于该多个贯孔内的部分该介电层，以暴露出该多个连接垫；以及于该多个贯孔内填入金属层，以形成该多个硅导通孔而与该多个连接垫电性连接。
6.如权利要求1所述的半导体装置的制造方法，其中提供该多个晶片切片的方法包括提供晶片，该晶片具有至少一可用区与至少一不良区；以及沿该可用区切割该晶片，以获得该多个晶片切片。
7.如权利要求1所述的半导体装置的制造方法，该承载基底为透明基底。
8.如权利要求1所述的半导体装置的制造方法，其中在形成该多个硅导通孔之前，还包括薄化该多个晶片切片。
全文摘要
本发明提供一种半导体装置的制造方法。首先，提供承载基底及多个晶片切片。各晶片切片具有有源表面与背面，其中有源表面与背面相对，且各晶片切片包括至少一个连接垫，位于有源表面上。接着，在承载基底与晶片切片的有源表面间形成粘着层，以将晶片切片粘着至承载基底上。再于各晶片切片中形成至少一个硅导通孔而与对应的连接垫电性连接。之后，令这些晶片切片与承载基底分离。本发明可使承载基底具可重复利用性，可针对单片晶片中良率高的部分进行后续工艺，以节省成本并提高总工艺良率。
文档编号H01L21/68GK102254862SQ20101018304
公开日2011年11月23日 申请日期2010年5月18日 优先权日2010年5月18日
发明者张文雄 申请人:宏宝科技股份有限公司