专利名称：半导体器件结构和制作该半导体器件结构的方法
技术领域：
本发明涉及半导体制造工艺，更特别地，本发明涉及一种半导体器件结构和制作该半导体器件结构的方法。
背景技术：
栅极通常具有半导体制造工艺中的最小物理尺寸，且其宽度通常是晶片上最关键的临界尺寸，因此在半导体器件制造过程中栅极的制作是流程中最关键的步骤。由于多晶硅材料具有耐高温、能够阻挡以离子注入所掺杂的原子进入沟道区域等优点，所以，在制作典型的互补金属氧化物半导体晶体管时通常会使用多晶硅材料来制作晶体管的栅极。但是，多晶硅栅极具有一些缺点，例如，多晶硅栅极具有较高的电阻值，容易产生空乏效应及硼穿透至沟道区域等。因此，对亚45纳米的半导体晶片而言，通常采用金属栅极来代替常规的多晶硅栅极。通常情况下，利用现有技术制作具有金属栅极的半导体器件结构的剖面结构示意图如下首先，如图IA所示，提供前端器件层结构101，该前端器件层结构101的表面形成有多晶硅栅极102和侧墙103 ；第二，如图IB所示，在前端器件层结构101的表面沉积金属镍以形成自对准硅化物层104 ；第三，如图IC所示，在上述结构的表面沉积层间介电层105， 然后刻蚀掉多晶硅栅极102，形成容纳金属栅极的沟槽106;第四，如图ID所示，沉积金属以形成金属栅极107，然后在金属栅极107和层间介电层105的表面形成应力层108。但是，上述制作半导体器件结构的方法存在一些缺陷第一，由于自对准硅化物层形成得较早，因此，后续工艺中的高温将影响自对准硅化物层的性能，导致其出现不希望的较高的电阻；第二，由于在形成自对准硅化物层之前需要形成硅化物阻挡层，因此需要单独使用一个掩膜板制作硅化物阻挡层，但是掩膜板的费用很高，这就导致整个制作过程的成本增加；第三，由于层间介电层的隔离，导致应力层与源/漏区的距离较远，使得应力层的应力效果不太明显。因此，有必要对现有的半导体器件结构的制作方法进行改进，以改善半导体器件结构的性能和效果，从而提高半导体器件的质量，并降低制造成本。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。因此，为了在半导体器件结构的制作过程中保证自对准硅化物的性能、降低制作成本和增加应力层的应力效果，本发明提供一种制作半导体器件结构的方法，包括下列步骤a)提供前端器件层结构，其中，所述前端器件层结构包括衬底，所述衬底的表面自下而上形成有栅氧化层和多晶硅栅极，所述多晶硅栅极由侧墙环绕，所述衬底的位于所述侧墙的外侧的区域中形成有源/漏区；b)在所述多晶硅栅极的表面、所述侧墙的表面和所述源/漏区的表面形成层间介电层；c)平坦化所述层间介电层至暴露出所述多晶硅栅极的表面；d)通过刻蚀去除所述多晶硅栅极至暴露出所述栅氧化层，以形成用于容纳金属栅极的沟槽；e)在所述沟槽中填充金属，以形成金属栅极结构；f)平坦化所述金属栅极结构至暴露出所述侧墙以形成所述金属栅极；g)去除所述侧墙的上部和所有的所述层间介电层；以及h)在所述源/漏区的表面形成自对准硅化物层。进一步地，还包括i)在所述自对准硅化物层的表面、所述剩余的侧墙的表面和所述金属栅极的表面形成应力层。进一步地，所述金属栅极为N型金属栅极或P型金属栅极。进一步地，所述N型金属栅极位于N型阱核心区或N型阱输入输出区。进一步地，所述P型金属栅极位于P型阱核心区或P型阱输入输出区。进一步地，所述金属为功函数适用于NMOS器件的金属或功函数适用于PMOS器件的金属。本发明还提供一种制作半导体器件结构的方法，包括下列步骤a)提供前端器件层结构，所述前端器件层结构包括衬底，所述衬底至少具有在其上形成并被浅沟槽隔离的第一器件和与所述第一器件极性相反的第二器件，其中，所述第一器件的表面自下而上形成有第一栅氧化层和第一多晶硅栅极，所述第二器件的表面自下而上形成有第二栅氧化层和第二多晶硅栅极，所述第一多晶硅栅极的两侧和所述第二多晶硅栅极的两侧由侧墙环绕，所述衬底的位于所述侧墙的外侧的区域中形成有源/漏区；b)在所述第一多晶硅栅极的表面、所述第二多晶硅栅极的表面、所述侧墙的表面和所述源/漏区的表面形成层间介电层；c)平坦化所述层间介电层至暴露出所述第一多晶硅栅极的表面和所述第二多晶硅栅极的表面；d)在所述第二器件的上方形成覆盖所述第二多晶硅栅极的覆盖层；e)通过刻蚀去除所述第一多晶硅栅极至暴露出所述第一栅氧化层，以形成用于容纳金属栅极的沟槽；f)移除所述覆盖层；g)在所述沟槽中填充金属，以形成金属栅极结构；h)平坦化所述金属栅极结构至暴露出所述侧墙以形成所述金属栅极；i)去除所述侧墙的上部和所有的所述层间介电层；以及j)在所述源/漏区的表面形成自对准硅化物层。进一步地，还包括k)在所述自对准硅化物层的表面、所述剩余的侧墙的表面、所述金属栅极的表面和所述第二多晶硅栅极的表面形成应力层。进一步地，所述第一器件为NMOS器件或PMOS器件。进一步地，所述金属栅极为N型金属栅极或P型金属栅极。进一步地，所述N型金属栅极位于N型阱核心区或N型阱输入输出区。进一步地，所述P型金属栅极位于P型阱核心区或P型阱输入输出区。进一步地，所述金属为功函数适用于NMOS器件的金属或功函数适用于PMOS器件的金属。本发明还提供一种半导体器件结构，包括衬底；栅氧化层，所述栅氧化层形成在所述衬底的表面；金属栅极，所述金属栅极形成在所述栅氧化层的表面；侧墙，所述侧墙环绕所述金属栅极；源/漏区，所述源/漏区形成在所述衬底的位于所述侧墙的外侧的区域中；自对准硅化物层，所述自对准硅化物层形成在所述源/漏区的表面；应力层，所述应力层形成在所述金属栅极的表面、所述侧墙的表面和所述自对准硅化物层的表面。进一步地，所述金属栅极为N型金属栅极或P型金属栅极。进一步地，所述N型金属栅极位于N型阱核心区或N型阱输入输出区。进一步地，所述P型金属栅极位于P型阱核心区或P型阱输入输出区。进一步地，所述金属栅极具有适用于NMOS器件的金属的功函数设定金属层或适用于PMOS器件的金属的功函数设定金属层。本发明该提供一种半导体器件结构，包括衬底，所述衬底至少具有在其上形成并被浅沟槽隔离的第一器件和与所述第一器件极性相反的第二器件；第一栅氧化层和第二栅氧化层，所述第一栅氧化层形成在所述第一器件的表面， 所述第二栅氧化层形成在所述第二器件的表面；金属栅极，所述金属栅极形成在所述第一栅氧化层的表面；多晶硅栅极，所述多晶硅栅极位于所述第二栅氧化层的表面；侧墙，所述侧墙环绕所述金属栅极和所述多晶硅栅极；源/漏区，所述源/漏区形成在所述衬底的位于所述侧墙的外侧的区域中；自对准硅化物层，所述自对准硅化物层形成在所述源/漏区的表面；应力层，所述应力层形成在所述金属栅极的表面、所述多晶硅栅极的表面、所述侧墙的表面和所述自对准硅化物层的表面。进一步地，所述第一器件为NMOS器件或PMOS器件。进一步地，所述金属栅极为N型金属栅极或P型金属栅极。进一步地，所述N型金属栅极位于N型阱核心区或N型阱输入输出区。进一步地，所述P型金属栅极位于P型阱核心区或P型阱输入输出区。进一步地，所述金属栅极具有适用于NMOS器件的金属的功函数设定金属层或适用于PMOS器件的金属的功函数设定金属层。
7
本发明提供一种包含上述方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。本发明提供一种包含上述方法制造的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和手机的其中至少一种。本发明提供一种包含上述半导体器件结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。本发明提供一种包含上述半导体器件结构的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和手机的其中至少一种。综上所述，本发明的制作半导体器件结构的方法在金属栅极形成之后才形成自对准硅化物层，因此不存在后续工艺中的高温对自对准硅化物层的性能产生影响的情况，从而保证了器件的性能；第二，本发明的制作半导体器件结构的方法，可以根据元器件的特点选择对多晶硅栅极的处理方式，既可以保留该多晶硅栅极，也可以将其制作成金属栅极，还可以将其处理成高阻，这样可以增加器件的功能，或者节省掩膜板进而降低制造成本；第三，本发明的制作半导体器件结构的方法，应力层与源/漏区之间的距离较近，使得应力层的应力效果比较明显，从而增加了载流子的迁移速率，提高了半导体器件的整体性能；第四，本发明的制作半导体器件结构的方法，充分利用现有设备、材料和工艺，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力；第五，本发明的半导体器件结构的自对准硅化物层具有较好的性能、不会出现较高的电阻；第六，本发明的半导体器件结构的应力层与源/漏区的距离较近，具有较好的应力效果。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图IA至ID示出了利用现有技术制作半导体器件结构的剖面结构示意图；图2A至2G示出了根据本发明第一个实施方式的制作半导体器件结构的剖面结构示意图；图3所示为根据本发明第一个实施方式的制作半导体器件结构的方法流程图；图4所示为根据本发明第一个实施方式制作出的半导体器件结构的示意图；图5A至图51示出了根据本发明第二个实施方式的制作半导体器件结构的剖面结构示意图；图6所示为根据本发明第二个实施方式的制作半导体器件结构的方法流程图；图7所示为根据本发明第二个实施方式制作出的半导体器件结构的示意图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是半导体器件结构和制作该半导体器件结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括” 时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在......之下”、“在......之
上”、“下面的”、“在......上方”、“上面的”等，用来描述如在图中所示的一个元件或特征与
其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他
元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在......下方”可以包
括“在......上方”和“在......下方”两种方位。该器件也可以其他不同方式定位(旋
转90度或处于其他方位)，并且对这里所使用的空间相对描述符做出相应解释。现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。[第一实施方式]以下结合图2A至2G以及图3详细说明根据本发明第一个实施方式的制作半导体器件结构的方法步骤。图2A至2G所示为根据本发明第一个实施方式的制作半导体器件结构的剖面结构示意图。首先，如图2A所示，提供前端器件层结构。在通常情况下，前端器件层结构包括前序工艺中所形成的器件结构层。作为示例，前端器件层结构包括衬底201，衬底201的表面自下而上形成有栅氧化层202和多晶硅栅极203，多晶硅栅极203由侧墙204环绕，衬底201的位于侧墙204的外侧的区域中还形成有源/漏区205/206。所述源/漏区205/206中可以具有通过离子注入等方式掺杂形成的P型杂质或N型杂质。进一步地，构成衬底201的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI)，还可以包括其他的材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。此外，需要注意的是，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。例如，衬底201的表面还可以具有形成有锗硅应力层的凹槽(未示出)；源/ 漏区205/206还可以被形成为具有轻掺杂漏区(LDD)结构；多晶硅栅极203的表面还可以
具有掩膜层；等。第二，如图2B所示，在多晶硅栅极203的表面、侧墙204的表面和源/漏区205/206 的表面形成层间介电层207 ；然后，平坦化层间介电层207至暴露出多晶硅栅极203的表面；然后，通过刻蚀去除多晶硅栅极203至暴露出栅氧化层202，以形成用于容纳金属栅极的沟槽208。作为示例，采用化学机械研磨(CMP)方法对层间介电层207进行平坦化。作为示例，采用干法刻蚀工艺去除多晶硅栅极203。在优选的情况下，恰好将层间介电层207平坦化到多晶硅栅极203的顶部表面，并且恰好将多晶硅栅极203完全去除至栅氧化层202的表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化和去除后的具体位置， 因此，可以将层间介电层207平坦化到多晶硅栅极203的顶部表面以下或以上，也可以将多晶硅栅极203去除到栅氧化层202的顶部表面以下，这对于本领域技术人员来讲是显而易见的。另外，需要注意的是，为了便于理解附图和使附图能够更清晰地表达不同的层结构，以下图2C 2G中不再标记出衬底201、栅氧化层202、多晶硅栅极203、侧墙204和源/ 漏区205/206的附图标记。第三，如图2C所示，在沟槽208中填充金属209，以形成金属栅极结构；作为示例，填充的金属209可以自下而上依次为高介电常数(k)的栅极电介质层 209a、功函数设定金属层209b和栅极电极层209c。进一步地，对于N型金属栅极结构而言，其功函数设定金属层209b的金属为适用于NMOS器件的金属，材料可以包括诸如钛、钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。形成该N型功函数设定金属层的方法可以是PVD (物理气相沉积)或 CVD (化学气相沉积)法。在优选的情况下，N型金属栅极结构的功函数设定金属层209b自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。又进一步地，对于P型金属栅极结构而言，其功函数设定金属层209b的金属为适用于PMOS器件的金属，材料可以包括诸如钌、钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。形成该P型功函数设定金属层的方法可以是PVD(物理气相沉积)或CVD(化学气相沉积)法。在优选的情况下，P型金属栅极结构的功函数设定金属层209b自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。进一步地，栅极电极层209c的材料为铝或铝合金。在优选的情况下，栅极电极层 209c自下而上依次为铝化钛和铝。第四，如图2D所示，平坦化金属栅极结构至暴露出侧墙204以形成金属栅极210。作为示例，采用化学机械研磨(CMP)方法对金属栅极结构进行平坦化。
在优选的情况下，恰好将金属栅极结构平坦化到沟槽208的顶部表面以暴露出侧墙204。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将金属栅极结构平坦化到沟槽208的顶部表面以下，这对于本领域技术人员来讲是显而易见的。作为示例，金属栅极210可以为N型金属栅极，也可以为P型金属栅极。其中，N 型金属栅极可以位于N型阱核心区或N型阱输入输出区；P型金属栅极可以位于P型阱核心区或P型阱输入输出区。进一步地，N型金属栅极的金属为功函数适用于NMOS器件的金属，P型金属栅极的金属为功函数适用于PMOS器件的金属。第五，如图2E所示，去除侧墙204的上部和所有层间介电层207。作为示例，可以去除侧墙204的全部，例如使用刻蚀工艺。但是，为了节省时间和优化工艺过程，在优选的情况下，仅去除侧墙204的上部，如图2E所示，保留下部的侧墙 204，。第六，如图2F所示，在源/漏区205/206的表面形成自对准硅化物层211。作为示例，在剩余的侧墙204(下部的侧墙204’ )的表面、源/漏区205/206的表面、金属栅极210的表面沉积例如金属镍或钼化镍的材料，以最终在源/漏区205/206的表面形成自对准硅化物层211。最后，如图2G所示，在剩余的侧墙204(下部的侧墙204’ )的表面、金属栅极210 的表面和自对准硅化物层211的表面形成应力层212。如图3所示，为根据本发明第一个实施方式的制作半导体器件结构的方法流程图。在步骤S301中，提供前端器件层结构。在通常情况下，前端器件层结构包括前序工艺中所形成的器件结构层。作为示例，前端器件层结构包括衬底，衬底的表面自下而上依次形成有栅氧化层和多晶硅栅极，多晶硅栅极由侧墙环绕，衬底位于侧墙的外侧的区域还形成有源/漏区。所述源/漏区中可以具有通过离子注入等方式掺杂形成的P型杂质或N型杂质。进一步地，构成衬底的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI)，还可以包括其他的材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。此外，应当注意，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。例如，衬底的表面还可以具有形成有锗硅应力层的凹槽(未示出)；前端器件层结构中的源/漏区还可以被形成为具有轻掺杂漏区(LDD)结构；多晶硅栅极的表面还可以具有掩膜层；等。在步骤S302中，在多晶硅栅极的表面、侧墙的表面和源/漏区的表面形成层间介电层；然后，平坦化层间介电层至暴露出多晶硅栅极的表面；然后，通过刻蚀去除多晶硅栅极至暴露出栅氧化层，以形成用于容纳金属栅极的沟槽。作为示例，采用化学机械研磨(CMP)方法对层间介电层进行平坦化。作为示例，采用干法刻蚀工艺去除多晶硅栅极。在优选的情况下，恰好将层间介电层平坦化到多晶硅栅极的顶部表面，并且恰好将多晶硅栅极完全去除至栅氧化层的表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将层间介电层平坦化到多晶硅栅极的顶部表面以下或以上，也可以将多晶硅栅极去除到栅氧化层的顶部表面以下，这对于本领域技术人员来讲是显而易见的。在步骤S303中，在沟槽中填充金属，以形成金属栅极结构。作为示例，填充的金属可以自下而上依次为高介电常数(k)的栅极电介质层、功函数设定金属层和栅极电极层。进一步地，对于N型金属栅极结构而言，其功函数设定金属层的金属为适用于 NMOS器件的金属，材料可以包括诸如钛、钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。形成该N型功函数设定金属层的方法可以是PVD(物理气相沉积)或 CVD (化学气相沉积)法。在优选的情况下，N型金属栅极结构的功函数设定金属层自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。又进一步地，对于P型金属栅极结构而言，其功函数设定金属层的金属为适用于 PMOS器件的金属，材料可以包括诸如钌、钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。形成该P型功函数设定金属层的方法可以是PVD(物理气相沉积)或CVD(化学气相沉积)法。在优选的情况下，P型金属栅极结构的功函数设定金属层自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。进一步地，栅极电极层的材料为铝或铝合金。在优选的情况下，栅极电极层自下而上依次为铝化钛和铝。在步骤S304中，平坦化金属栅极结构以形成金属栅极。作为示例，采用化学机械研磨(CMP)方法对金属栅极结构进行平坦化。在优选的情况下，恰好将金属栅极结构平坦化到沟槽的顶部表面以暴露出侧墙。 但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将金属栅极结构平坦化到沟槽的顶部表面以下，这对于本领域技术人员来讲是显而易见的。作为示例，金属栅极可以为N型金属栅极，也可以为P型金属栅极。其中，N型金属栅极可以位于N型阱核心区或N型阱输入输出区；P型金属栅极可以位于P型阱核心区或P型阱输入输出区。进一步地，N型金属栅极的金属为功函数适用于NMOS器件的金属，P 型金属栅极的金属为功函数适用于PMOS器件的金属。在步骤S305中，去除侧墙的上部和所有的层间介电层。作为示例，可以去除侧墙的全部，例如使用刻蚀工艺。但是，为了节省时间和优化工艺过程，在优选的情况下，仅去除侧墙的上部而保留下部的侧墙。在步骤S306中，在源/漏区的表面形成自对准硅化物层。作为示例，在剩余的侧墙的表面、源/漏区的表面、金属栅极的表面沉积例如金属镍或钼化镍的材料，以最终在源/漏区的表面形成自对准硅化物层。在步骤S307中，在剩余的侧墙的表面、金属栅极的表面和自对准硅化物层的表面形成应力层。综上所述，本发明的制作半导体器件结构的方法在金属栅极形成之后才形成自对准硅化物，因此不存在后续工艺中的高温对自对准硅化物层的性能产生影响的情况，从而保证了器件的性能；第二，本发明的制作半导体器件结构的方法，应力层与源/漏区之间的距离较近，使得应力层的应力效果比较明显，从而增加载流子的迁移速率，提高了半导体器件的整体性能；第三，本发明的制作半导体器件结构的方法，充分利用现有设备和材料，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力。如图4所示，为根据本发明第一个实施方式制作出的半导体器件结构的示意图。 如图所示，半导体器件结构包括衬底401、栅氧化层402、金属栅极403、侧墙404、源/漏区 405/406、自对准硅化物层407和应力层408。作为示例，栅氧化层402形成在衬底401的表面；作为示例，金属栅极403形成在栅氧化层402的表面；作为示例，侧墙404环绕金属栅极403 ；作为示例，源/漏区405/406形成在衬底401的位于侧墙404的外侧的区域中；作为示例，自对准硅化物层407形成在源/漏区405/406的表面；作为示例，应力层408形成在金属栅极403的表面、侧墙404的表面和自对准硅化物层407的表面。更进一步地，根据不同工艺的需求，金属栅极403可以是N型金属栅极，也可以是 P型金属栅极。其中，N型金属栅极可以位于N型阱核心区或N型阱输入输出区，P型金属栅极可以位于P型阱核心区或P型阱输入输出区。又进一步地，根据金属栅极极性的不同，N型金属栅极具有适用于NMOS器件的金属的功函数设定金属层；P型金属栅极具有适用于PMOS器件的金属的功函数设定金属层。作为示例，对于N型金属栅极结构而言，其功函数设定金属层的材料可以包括钛、 钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。在优选的情况下，N型金属栅极结构的功函数设定金属层自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。作为示例，对于P型金属栅极结构而言，其功函数设定金属层的材料可以包括钌、 钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。在优选的情况下，P型金属栅极结构的功函数设定金属层自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。综上所述，本发明的制作半导体器件结构的方法在金属栅极形成之后才形成自对准硅化物层，因此不存在后续工艺中的高温对自对准硅化物层的性能产生影响的情况，从而保证了器件的性能；第二，本发明的制作半导体器件结构的方法，应力层与源/漏区之间的距离较近，使得应力层的应力效果比较明显，从而增加了载流子的迁移速率，提高了半导体器件的整体性能；第三，本发明的制作半导体器件结构的方法，充分利用现有设备、材料和工艺，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力；第四，本发明的半导体器件结构的自对准硅化物层具有较好的性能、不会出现较高的电阻；第五，本发明的半导体器件结构的应力层与源/漏区的距离较近，具有较好的应力效^ ο[第二实施方式]以下结合图5A至51以及图6详细说明根据本发明第二个实施方式的制作半导体器件结构的方法步骤。图5A至51所示为根据本发明第二个实施方式的制作半导体器件结
13构的剖面结构示意图。首先，如图5A所示，提供前端器件层结构。在通常情况下，前端器件层结构包括前序工艺中所形成的器件结构层。作为示例，前端器件层结构包括衬底501，所述衬底501至少具有在其上形成并被浅沟槽502隔离的第一器件503和与第一器件503极性相反的第二器件504。其中，所述第一器件503的表面自下而上形成有第一栅氧化层50 和第一多晶硅栅极506a，所述第二器件504的表面自下而上形成有第二栅氧化层50 和第二多晶硅栅极506b，所述第一多晶硅栅极506a的两侧和所述第二多晶硅栅极506b的两侧由侧墙507环绕，衬底501的位于所述侧墙507的外侧的区域中形成有源/漏区508/509。其中，第一器件503可以为NMOS器件，也可以为PMOS器件。进一步地，构成衬底501的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI)，还可以包括其他的材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。此外，需要注意的是，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。例如，衬底501的表面还可以具有形成有锗硅应力层的凹槽(未示出)；源/ 漏区508/509还可以被形成为具有轻掺杂漏区(LDD)结构；第一多晶硅栅极506a和第二多晶硅栅极506b的表面还可以分别具有掩膜层；等。第二，如图5B所示，在第一多晶硅栅极506a的表面、第二多晶硅栅极506b的表面、侧墙507的表面和源/漏区508/509的表面形成层间介电层510 ；然后，平坦化层间介电层510至暴露出第一多晶硅栅极506a的表面和第二多晶硅栅极506b的表面。作为示例，采用化学机械研磨(CMP)方法对层间介电层510进行平坦化。在优选的情况下，恰好将层间介电层510平坦化到第一多晶硅栅极506a和第二多晶硅栅极506b的顶部表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将层间介电层510平坦化到第一多晶硅栅极506a和第二多晶硅栅极506b的顶部表面以下或以上，这对于本领域技术人员来讲是显而易见的。第三，如图5C所示，在第二器件504的上方形成覆盖第二多晶硅栅极506b的覆盖层 511。作为示例，在第二器件504的上方涂敷光刻胶层，并进行曝光及显影等工艺以使光刻胶层覆盖第二器件504区，而暴露出第一器件503区。需要注意的是，基于半导体器件的特点，只需要对形成金属栅极的多晶硅栅极进行去除。对于需要保留的多晶硅栅极而言，如果该多晶硅栅极是半导体器件上的必要元件， 则无需进行特别处理，作为示例，可以用光刻胶对其进行阻挡；而如果该多晶硅栅极不是半导体器件上的必要元件，也可以将其处理成高阻，这样由于无需形成硅化物阻挡层从而节省了一个掩膜板。基于上述情况，本发明的方法可以使多晶硅栅极增加一种新用途并且节省了掩膜板，从而增强了半导体器件的功能并降低了制造成本。第四，如图5D所示，通过刻蚀去除第一多晶硅栅极506a至暴露出第一栅氧化层 505a,以形成用于容纳金属栅极的沟槽512 ；然后，移除覆盖层511。作为示例，采用干法刻蚀工艺去除第一多晶硅栅极506a。
在优选的情况下，恰好将第一多晶硅栅极506a完全去除至第一栅氧化层50 的表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定去除后的具体位置，因此，可以将多晶硅栅极506a去除到栅氧化层50 的顶部表面以下，这对于本领域技术人员来讲是显而易见的。应该注意的是，为了便于理解附图和使附图能够更清晰地表达不同的层结构，以下图5E 21中不再标记出衬底501、浅沟槽502、第一栅氧化层50 、第二栅氧化层50恥、 第一多晶硅栅极506a、第二多晶硅栅极506b、侧墙507和源/漏区508/509的附图标记。第五，如图5E所示，在沟槽512中填充金属513，以形成金属栅极结构；作为示例，填充的金属513可以自下而上依次为高介电常数(k)的栅极电介质层 513a、功函数设定金属层51 和栅极电极层513c。进一步地，对于N型金属栅极结构而言，其功函数设定金属层51 的金属为适用于NMOS器件的金属，材料可以包括诸如钛、钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。形成该N型功函数设定金属层的方法可以是PVD (物理气相沉积)或 CVD (化学气相沉积)法。在优选的情况下，N型金属栅极结构的功函数设定金属层51 自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。又进一步地，对于P型金属栅极结构而言，其功函数设定金属层51 的金属为适用于PMOS器件的金属，材料可以包括诸如钌、钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。形成该P型功函数设定金属层的方法可以是PVD(物理气相沉积)或CVD(化学气相沉积)法。在优选的情况下，P型金属栅极结构的功函数设定金属层51 自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。进一步地，栅极电极层513c的材料为铝或铝合金。在优选的情况下，栅极电极层 513c自下而上依次为铝化钛和铝。第六，如图5F所示，平坦化金属栅极结构至暴露出侧墙507以形成金属栅极514。作为示例，采用化学机械研磨(CMP)方法对金属栅极结构进行平坦化。在优选的情况下，恰好将金属栅极结构平坦化到沟槽512的顶部表面以暴露出侧墙507。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将金属栅极结构平坦化到沟槽512的顶部表面以下，这对于本领域技术人员来讲是显而易见的。作为示例，金属栅极514可以为N型金属栅极，也可以为P型金属栅极。其中，N 型金属栅极可以位于N型阱核心区或N型阱输入输出区；P型金属栅极可以位于P型阱核心区或P型阱输入输出区。进一步地，N型金属栅极的金属为功函数适用于NMOS器件的金属，P型金属栅极的金属为功函数适用于PMOS器件的金属。第七，如图5G所示，去除侧墙507的上部和所有层间介电层510。作为示例，可以去除侧墙507的全部，例如使用刻蚀工艺。但是，为了节省时间和优化工艺过程，在优选的情况下，仅去除侧墙507的上部，如图5G所示，保留下部的侧墙 507，。第八，如图5H所示，在源/漏区508/509的表面形成自对准硅化物层515。
作为示例，在第二多晶硅栅极506b的表面、剩余的侧墙507(下部的侧墙507’)的表面、源/漏区508/509的表面和金属栅极514的表面沉积例如金属镍或钼化镍的材料，以最终在源/漏区508/509的表面形成自对准硅化物层515。最后，如图51所示，在第二多晶硅栅极506b的表面、剩余的侧墙507 (下部的侧墙 507’ )的表面、金属栅极514的表面和自对准硅化物层515的表面形成应力层516。如图6所示，为根据本发明第二个实施方式的制作半导体器件结构的方法流程图。在步骤S601中，提供前端器件层结构。在通常情况下，前端器件层结构包括前序工艺中所形成的器件结构层。作为示例，前端器件层结构包括衬底，所述衬底至少具有在其上形成并被浅沟槽隔离的第一器件和与所述第一器件极性相反的第二器件。其中，所述第一器件的表面自下而上形成有第一栅氧化层和第一多晶硅栅极，所述第二器件的表面自下而上形成有第二栅氧化层和第二多晶硅栅极，所述第一多晶硅栅极的两侧和所述第二多晶硅栅极的两侧由侧墙环绕，衬底位于所述侧墙的外侧的区域中形成有源/漏区。第一器件为NMOS器件或PMOS 器件。进一步地，构成衬底的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI)，还可以包括其他的材料，例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。此外，需要注意的是，本文所述的前端器件层结构并非是限制性的，而是还可以具有其他结构。例如，衬底的表面还可以具有形成有锗硅应力层的凹槽(未示出)；源/漏区还可以被形成为具有轻掺杂漏区(LDD)结构；第一多晶硅栅极和第二多晶硅栅极的表面还可以分别具有掩膜层；等。在步骤S602中，在第一多晶硅栅极的表面、第二多晶硅栅极的表面、侧墙的表面和源/漏区的表面形成层间介电层；然后，平坦化层间介电层至暴露出第一多晶硅栅极的表面和第二多晶硅栅极的表面。作为示例，采用化学机械研磨(CMP)方法对层间介电层进行平坦化。在优选的情况下，恰好将层间介电层平坦化到第一多晶硅栅极和第二多晶硅栅极的顶部表面。但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将层间介电层平坦化到第一多晶硅栅极和第二多晶硅栅极的顶部表面以下或以上，这对于本领域技术人员来讲是显而易见的。在步骤S603中，在第二器件的上方形成覆盖第二多晶硅栅极的覆盖层。作为示例，在第二器件的上方涂敷光刻胶层，并进行曝光及显影等工艺以使光刻胶层覆盖第二器件区，而暴露出第一器件区。需要注意的是，基于半导体器件的特点，只需要对形成金属栅极的多晶硅栅极进行去除。对于需要保留的多晶硅栅极而言，如果该多晶硅栅极是半导体器件上的必要元件， 则无需进行特别处理，作为示例，可以用光刻胶对其进行阻挡；而如果该多晶硅栅极不是半导体器件上的必要元件，也可以将其处理成高阻，这样由于无需形成硅化物阻挡层从而节省了一个掩膜板。基于上述情况，本发明的方法可以使多晶硅栅极增加一种新用途并且节省了掩膜板，从而增强了半导体器件的功能并降低了制造成本。在步骤S604中，通过刻蚀去除第一多晶硅栅极至暴露出第一栅氧化层，以形成用于容纳金属栅极的沟槽；然后，移除覆盖层。作为示例，采用干法刻蚀工艺去除第一多晶硅栅极。在优选的情况下，恰好将第一多晶硅栅极完全去除至第一栅氧化层的表面。但是， 应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定去除后的具体位置，因此，可以将第一多晶硅栅极去除到第一栅氧化层的顶部表面以下，这对于本领域技术人员来讲是显而易见的。在步骤S605中，在沟槽中填充金属，以形成金属栅极结构；作为示例，填充的金属可以自下而上依次为高介电常数(k)的栅极电介质层、功函数设定金属层和栅极电极层。进一步地，对于N型金属栅极结构而言，其功函数设定金属层的金属为适用于 NMOS器件的金属，材料可以包括诸如钛、钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。形成该N型功函数设定金属层的方法可以是PVD(物理气相沉积)或 CVD(化学气相沉积)法。在优选的情况下，N型金属栅极结构的功函数设定金属层自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。又进一步地，对于P型金属栅极结构而言，其功函数设定金属层的金属为适用于 PMOS器件的金属，材料可以包括诸如钌、钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。形成该P型功函数设定金属层的方法可以是PVD(物理气相沉积)或CVD(化学气相沉积)法。在优选的情况下，P型金属栅极结构的功函数设定金属层自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。进一步地，栅极电极层的材料为铝或铝合金。在优选的情况下，栅极电极层自下而上依次为铝化钛和铝。在步骤S606中，平坦化金属栅极结构至暴露出侧墙以形成金属栅极。作为示例，采用化学机械研磨(CMP)方法对金属栅极结构进行平坦化。在优选的情况下，恰好将金属栅极结构平坦化到沟槽的顶部表面以暴露出侧墙。 但是，应当注意的是，由于半导体晶体管的尺寸越来越小，很难且没有必要过于精确地确定平坦化后的具体位置，因此，可以将金属栅极结构平坦化到沟槽的顶部表面以下，这对于本领域技术人员来讲是显而易见的。作为示例，金属栅极可以为N型金属栅极，也可以为P型金属栅极。其中，N型金属栅极可以位于N型阱核心区或N型阱输入输出区；P型金属栅极可以位于P型阱核心区或P型阱输入输出区。进一步地，N型金属栅极的金属为功函数适用于NMOS器件的金属，P 型金属栅极的金属为功函数适用于PMOS器件的金属。在步骤S607中，去除侧墙的上部和所有层间介电层。作为示例，可以去除侧墙的全部，例如使用刻蚀工艺。但是，为了节省时间和优化工艺过程，在优选的情况下，仅去除侧墙的上部，如图5G所示，保留下部的侧墙。在步骤S608中，在源/漏区的表面形成自对准硅化物层。作为示例，在第二多晶硅栅极的表面、剩余的侧墙(下部的侧墙)的表面、源/漏区的表面和金属栅极的表面沉积例如金属镍或钼化镍的材料，以最终在源/漏区的表面形成自对准硅化物层。在步骤S609中，在第二多晶硅栅极的表面、剩余的侧墙(下部的侧墙)的表面、金属栅极的表面和自对准硅化物层的表面形成应力层。如图7所示，为根据本发明第二个实施方式制作出的半导体器件结构的示意图。 如图所示，半导体器件结构包括衬底701、至少一个第一器件703和至少一个第二器件704。 更具体地，所述衬底701至少具有在其上形成并被浅沟槽702隔离的第一器件703和与所述第一器件703极性相反的第二器件704。其中，第一器件703可以为匪OS器件，也可以是 PMOS器件。进一步地，第一器件703具有第一栅氧化层70 ，第一栅氧化层70 形成在衬底701的第一器件703的表面；金属栅极706a，金属栅极706a形成在第一栅氧化层70 的表面；侧墙707a，侧墙707a环绕金属栅极706a ；源/漏区708a/709a，源/漏区708a/709a形成在衬底701的第一器件703的位于侧墙707a的外侧的区域中；自对准硅化物层710a，自对准硅化物层710a形成在源/漏区708a/709a的表面； 以及应力层711a，应力层711a形成在金属栅极706a的表面、侧墙707a的表面和自对准硅化物层710a的表面。进一步地，第二器件704具有第二栅氧化层70 ，第二栅氧化层70 形成在衬底701的第二器件704的表面；多晶硅栅极706b，多晶硅栅极706b形成在第二栅氧化层70 的表面；侧墙707b，侧墙707b环绕多晶硅栅极70 ；源/漏区708b/709b，源/漏区708b/709b形成在衬底701的第二器件704的位于侧墙707b的外侧的区域中；自对准硅化物层710b，自对准硅化物层710b形成在源/漏区708b/709b的表面； 以及应力层711b，应力层711b形成在多晶硅栅极706b的表面、侧墙707b的表面和自对准硅化物层710b的表面。更进一步地，根据不同工艺的需求，金属栅极706a可以是N型金属栅极，也可以是 P型金属栅极；其中，N型金属栅极706a可以位于N型阱核心区或N型阱输入输出区，P型金属栅极706a可以位于P型阱核心区或P型阱输入输出区；多晶硅栅极706b可以形成在 N型阱核心区或N型阱输入输出区。又进一步地，根据金属栅极极性的不同，N型金属栅极具有适用于NMOS器件的金属的功函数设定金属层；P型金属栅极具有适用于PMOS器件的金属的功函数设定金属层。作为示例，对于N型金属栅极结构而言，其功函数设定金属层的材料可以包括钛、 钽、铝、锆、铪及其合金，例如包括这些元素的金属碳化物、氮化物等。在优选的情况下，N型金属栅极结构的功函数设定金属层自下而上依次为钽、氮化钛层和铝化钛层；或者为氮化钽层、氮化钛层和铝化钛层。作为示例，对于P型金属栅极结构而言，其功函数设定金属层可以包括钌、钯、钼以及金属氮化物，例如钛、钨、钽、钌和钛铝的氮化物。在优选的情况下，P型金属栅极结构的功函数设定金属层自下而上依次为氮化钛层、钽和铝化钛层；或者为氮化钛层、氮化钽层和铝化钛层。综上所述，本发明的制作半导体器件结构的方法在金属栅极形成之后才形成自对准硅化物层，因此不存在后续工艺中的高温对自对准硅化物层的性能产生影响的情况，从而保证了器件的性能；第二，本发明的制作半导体器件结构的方法，可以根据元器件的特点选择对多晶硅栅极的处理方式，既可以保留该多晶硅栅极，也可以将其制作成金属栅极，还可以将其处理成高阻，这样可以增加器件的功能，或者节省掩膜板进而降低制造成本；第三，本发明的制作半导体器件结构的方法，应力层与源/漏区之间的距离较近，使得应力层的应力效果比较明显，从而增加了载流子的迁移速率，提高了半导体器件的整体性能；第四，本发明的制作半导体器件结构的方法，充分利用现有设备、材料和工艺，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力；第五，本发明的半导体器件结构的自对准硅化物层具有较好的性能、不会出现较高的电阻；第六，本发明的半导体器件结构的应力层与源/漏区的距离较近，具有较好的应力效果。[本发明的有益效果]综上所述，本发明的制作半导体器件结构的方法在金属栅极形成之后才形成自对准硅化物层，因此不存在后续工艺中的高温对自对准硅化物层的性能产生影响的情况，从而保证了器件的性能；第二，本发明的制作半导体器件结构的方法，可以根据元器件的特点选择对多晶硅栅极的处理方式，既可以保留该多晶硅栅极，也可以将其制作成金属栅极，还可以将其处理成高阻，这样可以增加器件的功能，或者节省掩膜板进而降低制造成本；第三，本发明的制作半导体器件结构的方法，应力层与源/漏区之间的距离较近，使得应力层的应力效果比较明显，从而增加了载流子的迁移速率，提高了半导体器件的整体性能；第四，本发明的制作半导体器件结构的方法，充分利用现有设备、材料和工艺，不会增加生产线的复杂度，而且制作方法简单易行，不需要耗费额外的人力和物力；第五，本发明的半导体器件结构的自对准硅化物层具有较好的性能、不会出现较高的电阻；第六，本发明的半导体器件结构的应力层与源/漏区的距离较近，具有较好的应力效果。[本发明的工业实用性]如上所述的半导体器件结构以及具有根据如上所述的实施方式制造的半导体器件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、 合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其他电路器件。根据本发明的 IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
19
权利要求
1.一种制作半导体器件结构的方法，其特征在于，包括下列步骤a)提供前端器件层结构，其中，所述前端器件层结构包括衬底，所述衬底的表面自下而上形成有栅氧化层和多晶硅栅极，所述多晶硅栅极由侧墙环绕，所述衬底的位于所述侧墙的外侧的区域中形成有源/漏区；b)在所述多晶硅栅极的表面、所述侧墙的表面和所述源/漏区的表面形成层间介电层；c)平坦化所述层间介电层至暴露出所述多晶硅栅极的表面；d)通过刻蚀去除所述多晶硅栅极至暴露出所述栅氧化层，以形成用于容纳金属栅极的沟槽；e)在所述沟槽中填充金属，以形成金属栅极结构；f)平坦化所述金属栅极结构至暴露出所述侧墙以形成所述金属栅极；g)去除所述侧墙的上部和所有的所述层间介电层；以及h)在所述源/漏区的表面形成自对准硅化物层。
2.根据权利要求1所述的方法，其特征在于，还包括i)在所述剩余的侧墙的表面、所述金属栅极的表面和所述自对准硅化物层的表面形成应力层。
3.根据权利要求1所述的方法，其特征在于，所述金属栅极为N型金属栅极或P型金属栅极。
4.根据权利要求3所述的方法，其特征在于，所述N型金属栅极位于N型阱核心区或N 型阱输入输出区。
5.根据权利要求3所述的方法，其特征在于，所述P型金属栅极位于P型阱核心区或P 型阱输入输出区。
6.根据权利要求1所述的方法，其特征在于，所述金属为功函数适用于NMOS器件的金属或功函数适用于PMOS器件的金属。
7.一种制作半导体器件结构的方法，其特征在于，包括下列步骤a)提供前端器件层结构，所述前端器件层结构包括衬底，所述衬底至少具有在其上形成并被浅沟槽隔离的第一器件和与所述第一器件极性相反的第二器件，其中，所述第一器件的表面自下而上形成有第一栅氧化层和第一多晶硅栅极，所述第二器件的表面自下而上形成有第二栅氧化层和第二多晶硅栅极，所述第一多晶硅栅极的两侧和所述第二多晶硅栅极的两侧由侧墙环绕，所述衬底的位于所述侧墙的外侧的区域中形成有源/漏区；b)在所述第一多晶硅栅极的表面、所述第二多晶硅栅极的表面、所述侧墙的表面和所述源/漏区的表面形成层间介电层；c)平坦化所述层间介电层至暴露出所述第一多晶硅栅极的表面和所述第二多晶硅栅极的表面；d)在所述第二器件的上方形成覆盖所述第二多晶硅栅极的覆盖层；e)通过刻蚀去除所述第一多晶硅栅极至暴露出所述第一栅氧化层，以形成用于容纳金属栅极的沟槽；f)移除所述覆盖层；g)在所述沟槽中填充金属，以形成金属栅极结构；h)平坦化所述金属栅极结构至暴露出所述侧墙以形成所述金属栅极；i)去除所述侧墙的上部和所有的所述层间介电层；以及 j)在所述源/漏区的表面形成自对准硅化物层。
8.根据权利要求7所述的方法，其特征在于，还包括k)在所述第二多晶硅栅极的表面、所述剩余的侧墙的表面、所述金属栅极的表面和所述自对准硅化物层的表面形成应力层。
9.根据权利要求7所述的方法，其特征在于，所述第一器件为NMOS器件或PMOS器件。
10.根据权利要求7所述的方法，其特征在于，所述金属栅极为N型金属栅极或P型金属栅极。
11.根据权利要求10所述的方法，其特征在于，所述N型金属栅极位于N型阱核心区或 N型阱输入输出区。
12.根据权利要求10所述的方法，其特征在于，所述P型金属栅极位于P型阱核心区或 P型阱输入输出区。
13.根据权利要求7所述的方法，其特征在于，所述金属为功函数适用于NMOS器件的金属或功函数适用于PMOS器件的金属。
14.一种半导体器件结构，其特征在于，包括 衬底；栅氧化层，所述栅氧化层形成在所述衬底的表面； 金属栅极，所述金属栅极形成在所述栅氧化层的表面； 侧墙，所述侧墙环绕所述金属栅极；源/漏区，所述源/漏区形成在所述衬底的位于所述侧墙的外侧的区域中； 自对准硅化物层，所述自对准硅化物层形成在所述源/漏区的表面； 应力层，所述应力层形成在所述金属栅极的表面、所述侧墙的表面和所述自对准硅化物层的表面。
15.根据权利要求14所述的方法，其特征在于，所述金属栅极为N型金属栅极或P型金属栅极。
16.根据权利要求15所述的方法，其特征在于，所述N型金属栅极位于N型阱核心区或 N型阱输入输出区。
17.根据权利要求15所述的方法，其特征在于，所述P型金属栅极位于P型阱核心区或 P型阱输入输出区。
18.根据权利要求14所述的方法，其特征在于，所述金属栅极具有适用于NMOS器件的金属的功函数设定金属层或适用于PMOS器件的金属的功函数设定金属层。
19.一种半导体器件结构，其特征在于，包括衬底，所述衬底至少具有在其上形成并被浅沟槽隔离的第一器件和与所述第一器件极性相反的第二器件；第一栅氧化层和第二栅氧化层，所述第一栅氧化层形成在所述第一器件的表面，所述第二栅氧化层形成在所述第二器件的表面；金属栅极，所述金属栅极形成在所述第一栅氧化层的表面； 多晶硅栅极，所述多晶硅栅极位于所述第二栅氧化层的表面；侧墙，所述侧墙环绕所述金属栅极和所述多晶硅栅极；源/漏区，所述源/漏区形成在所述衬底的位于所述侧墙的外侧的区域中；自对准硅化物层，所述自对准硅化物层形成在所述源/漏区的表面；应力层，所述应力层形成在所述金属栅极的表面、所述多晶硅栅极的表面、所述侧墙的表面和所述自对准硅化物层的表面。
20.根据权利要求19所述的方法，其特征在于，所述第一器件为NMOS器件或PMOS器件。
21.根据权利要求19所述的方法，其特征在于，所述金属栅极为N型金属栅极或P型金属栅极。
22.根据权利要求21所述的方法，其特征在于，所述N型金属栅极位于N型阱核心区或 N型阱输入输出区。
23.根据权利要求21所述的方法，其特征在于，所述P型金属栅极位于P型阱核心区或 P型阱输入输出区。
24.根据权利要求19所述的方法，其特征在于，所述金属栅极具有适用于NMOS器件的金属的功函数设定金属层或适用于PMOS器件的金属的功函数设定金属层。
25.一种包含通过如权利要求1或7所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。
26.一种包含通过如权利要求1或7所述的方法制造的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、 数码相机和手机的其中至少一种。
27.一种包含权利要求14或19所述的半导体器件结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步动态随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频电路的其中至少一种。
28.一种包含权利要求14或19所述的半导体器件结构的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和手机的其中至少一种。
全文摘要
本发明提供一种半导体器件结构和制作该半导体器件结构的方法。其中，制作半导体器件结构的方法包括a)提供前端器件层结构，其中，前端器件层结构包括衬底，衬底的表面形成有栅氧化层和多晶硅栅极，多晶硅栅极由侧墙环绕，衬底的位于侧墙的外侧的区域中形成有源/漏区；b)在多晶硅栅极、侧墙和源/漏区的表面形成层间介电层；c)平坦化层间介电层至暴露出多晶硅栅极的表面；d)通过刻蚀去除多晶硅栅极至暴露出栅氧化层，以形成用于容纳金属栅极的沟槽；e)在沟槽中填充金属，以形成金属栅极结构；f)平坦化金属栅极结构至暴露出侧墙以形成金属栅极；g)去除侧墙的上部和所有的层间介电层；和h)在源/漏区的表面形成自对准硅化物层。
文档编号H01L27/092GK102376582SQ20101026756
公开日2012年3月14日 申请日期2010年8月24日 优先权日2010年8月24日
发明者宁先捷 申请人:中芯国际集成电路制造(上海)有限公司