专利名称：栅极结构的制作方法
技术领域：
本发明涉及一种栅极结构，且尤其涉及一种可以改善电阻电容延迟(RCdelay)的栅极结构。
背景技术：
先进的半导体元件的制程中，在制作接触窗时，是以金属栅极上方的顶盖层做为接触窗导体层的研磨停止层，因此，通常会选用与介电层之间具有高研磨选择比的氮化硅来做为顶盖层。然而，由于氮化硅的介电常数高达7，而元件的尺寸又非常小，因此，栅极导体层上方的氮化硅顶盖层与栅极两侧的接触窗之间的寄生电容，将随着栅极宽度的缩小而变大，而衍生严重的电阻电容延迟问题。
发明内容
本发明提供一种栅极结构，其可以减少与接触窗之间的寄生电容，减轻电阻电容延迟的问题。本发明提供一种栅极结构，包括介电层、栅极导体层以及顶盖堆叠结构。栅极导体层位于基底上。介电层位于栅极导体层与基底之间。顶盖堆叠结构位于栅极导体层上。顶盖堆叠结构包括至少两层材质不同且相接触的绝缘材料层。基于上述，本发明栅极结构，其可以减少与接触窗之间的寄生电容，减轻电阻电容延迟的问题。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1为依照本发明一实施例所示出的一种栅极结构的剖面示意图。图2A至2H为依照本发明一实施例所示出的一种金氧半导体晶体管的制造流程的剖面示意图。主要元件符号说明10、100:基底12:隔离结构14:沟渠16、116:介电层18、118 掺杂半导体层20、120:第一金属层22、122 金属氮化物层24、124:第二金属层26、126:第一绝缘层
28、128:第二绝缘层30、130:第三绝缘层32、132:栅极导体层34、134 顶盖堆叠结构36:开口38 罩幕层40 氧化层42: 口袋植入区44,46 淡掺杂源极与漏极48 通道区50 选择层54,56 掺杂的磊晶硅层58:阻挡层60:介电层62:接触窗开口64 接触窗70 栅极结构
具体实施例方式图1为依照本发明一实施例所示出的一种栅极结构的剖面示意图。请参照图1，栅极结构170包括由下而上依序堆叠的介电层116、栅极导体层132 以及顶盖堆叠结构134。介电层116位于基底100上。介电层116例如是氧化硅、氮化硅或介电常数为7 以上的高介电常数介电材料层。栅极导体层132位于介电层116与顶盖堆叠结构134之间。栅极导体层132可以是单材料层所构成或是两种以上的材料层所构成。单材料层例如是掺杂半导体层。两种以上的材料层例如是可以是由掺杂半导体层、金属层、金属氮化物层或其组合所构成。在一实施例中栅极导体层132是由掺杂半导体层118、第一金属层120、金属氮化物层122以及第二金属层1 所构成。掺杂半导体层118例如是掺杂多晶硅层。第一金属层120例如是钛层或硅化钛层。金属氮化物层122例如是氮化钨层或氮化钛层。第二金属层IM例如是钨层。顶盖堆叠结构134包括至少两层材质不同且相接触的绝缘材料层。构成顶盖堆叠结构134的多种绝缘材料具有不同的介电常数，其介电常数例如为4至7。在一实施例中， 顶盖堆叠结构134包括第一绝缘层126以及第二绝缘层128。第一绝缘层1 位于栅极导体层132上。第二绝缘层1 位于第一绝缘层1 上，且第二绝缘层128的厚度大于第一绝缘层126的厚度，且第二绝缘层128的介电常数低于第一绝缘层126的介电常数。更具体地说，第二绝缘层1 的组成原子除了包括构成该第一绝缘层1 的原子之外，还包括多个掺杂原子，掺杂原子可以使得第二绝缘层128的介电常数低于第一绝缘层126的介电常数，减少顶盖堆叠结构134所造成的寄生电容，降低电阻电容延迟(RC delay)。第一绝缘层1 则做为阻障层，用以阻挡第二绝缘层128的掺杂原子扩散至栅极导体层132中。举例来说，第一绝缘层126为氮化硅层；第二绝缘层128中的掺杂原子例如是碳、氟、氧或其组合。也就是第二绝缘层1 例如是掺杂碳的氮化硅、掺杂氟的氮化硅、掺杂氧的氮化硅或其组合。第二绝缘层128中该掺杂原子与氮原子之间的比值例如是0.1至3。第一绝缘层 126形成的方法例如是化学气相沉积法，厚度例如是约为50埃。第二绝缘层1 形成的方法例如是化学气相沉积法，厚度例如是约为1300埃。在另一实施例中，顶盖堆叠结构134 除了包括第一绝缘层126以及第二绝缘层1 之外，还包括第三绝缘层130，其位于该第二绝缘层1 上。第三绝缘层130的材质以及形成方法可与第一绝缘层126的材质相同或相异。第一绝缘层126的厚度例如是30埃至100埃；第二绝缘层128的厚度例如是1000埃至1200埃；第三绝缘层130的厚度例如是50埃至100埃。上述的栅极结构170可以应用于金氧半导体晶体管中做为栅极结构。亦即，上述的栅极结构170的介电层116、栅极导体层132以及顶盖堆叠结构134可分别做为金氧半导体晶体管的栅介电层、栅极导体层以及顶盖堆叠结构。上述的栅极结构170亦可以应用于快速存储元件(Flash)中做为分离栅极结构，更具体地说，上述的栅极结构170的介电层 116、栅极导体层132以及顶盖堆叠结构134可分别做为快速存储元件中做为分离栅极结构的栅介电层、分离栅极导体层以及顶盖堆叠结构。以下举金氧半导体晶体管的制造方法来说明本发明的栅极结构的应用。图2A至2H为依照本发明一实施例所示出的一种金氧半导体晶体管的制造流程的剖面示意图。请参照图2A，在基底10中形成隔离结构12。基底10例如是具有掺杂的半导体基底10。半导体基底10的掺杂可以是P型或是N型。隔离结构12例如是浅沟渠隔离结构 12。接着，在基底10中形成沟渠14，并在沟渠14以及基底10上形成介电层16。在基底10中形成沟渠14的方法，例如是利用微影制程定义出欲蚀刻的区域，之后，再进行蚀刻制程。介电层16例如是氧化硅、氮化硅或介电常数为7以上的高介电常数介电材料层。在一实施例中，介电层16为氧化硅，形成的方法例如是热氧化法，厚度例如是约为30埃。然后，在沟渠14以及基底10上形成栅极导体层32。栅极导体层32可以是堆叠的导电材料层所构成，例如是由掺杂半导体层18、第一金属层20、金属氮化物层22以及第二金属层M所构成。掺杂半导体层18例如是掺杂多晶硅层，其形成的方法例如是化学气相沉积法，厚度例如是约为800埃。第一金属层20例如是钛层或硅化钛层，其形成的方法例如是化学气相沉积法，厚度例如是约为80埃。金属氮化物层22例如是氮化钨层或氮化钛层，其形成的方法例如是化学气相沉积法，厚度例如是约为200埃。第二金属层M例如是钨层或钽层，其形成的方法例如是化学气相沉积法，厚度例如是约为300埃。为方便说明以下以由掺杂半导体层18、第一金属层20、金属氮化物层22以及第二金属层M所构成栅极导体层32为例来说明。之后，在第二金属层M上形成顶盖堆叠结构34。顶盖堆叠结构34包括至少两层材质不同且相接触的绝缘材料层。构成顶盖堆叠结构34的多种绝缘材料具有不同的介电常数，其介电常数例如为4至7。在一实施例中，顶盖堆叠结构34包括第一绝缘层沈以及第二绝缘层28。第一绝缘层沈位于栅极导体层32上。第二绝缘层28位于第一绝缘层沈上，且第二绝缘层28的厚度大于第一绝缘层26的厚度，且第二绝缘层观的介电常数低于第一绝缘层沈的介电常数。更具体地说，第二绝缘层观的组成原子除了包括构成该第一绝缘层沈的原子之夕卜，还包括多个掺杂原子，掺杂原子可以使得第二绝缘层观的介电常数低于第一绝缘层沈的介电常数，减少顶盖堆叠结构34所造成的寄生电容，降低电阻电容延迟。第一绝缘层沈则做为阻障层，用以阻挡第二绝缘层观的掺杂原子扩散至栅极导体层32中。举例来说，第一绝缘层26为氮化硅层；第二绝缘层观中的掺杂原子例如是碳、氟、氧或其组合。也就是第二绝缘层观例如是掺杂碳的氮化硅、掺杂氟的氮化硅、掺杂氧的氮化硅或其组合。第二绝缘层观中该掺杂原子与氮原子之间的比值例如是0. 1至3。第一绝缘层沈形成的方法例如是化学气相沉积法，厚度例如是约为50埃。第二绝缘层观形成的方法例如是化学气相沉积法，厚度例如是约为1300埃。在另一实施例中，顶盖堆叠结构34除了包括第一绝缘层沈以及第二绝缘层观之夕卜，还包括第三绝缘层30，其位于该第二绝缘层观上。第三绝缘层30的材质以及形成方法可与第一绝缘层26的材质相同或相异。第一绝缘层沈的厚度例如是30埃至100埃；第二绝缘层28的厚度例如是1000埃至1200埃；第三绝缘层30的厚度例如是约为50埃至100埃。之后，请参照图2B，将顶盖堆叠结构34、第二金属层对、金属氮化物层22、第一金属层20以及部分的掺杂半导体层18图案化，以形成开口 36，开口 36的底部裸露出留下来的掺杂半导体层18。开口 36的深度必须延伸到使部分的掺杂半导体层18裸露出来，以使得第二金属层24、金属氮化物层22、第一金属层20可以通过后续形成的罩幕层38来保护。然后，在基底10上形成罩幕层38。罩幕层38覆盖顶盖堆叠结构34以及开口 36 底部以及侧壁所裸露的掺杂半导体层18、第一金属层20、金属氮化物层22以及第二金属层 24。罩幕层38的材质例如是氮化硅(SiN)或碳氮化硅(SiCN)，形成的方法例如是化学气相沉积法，厚度例如是60至100埃。其后，请参照图2C，移除开口 36底部的罩幕层38以及掺杂半导体层18，使开口 36 的底部裸露出介电层16，并且使得开口 36的侧壁裸露出掺杂半导体层18。移除开口 36底部的罩幕层38以及掺杂半导体层18的方法例如是先以干蚀刻法移除罩幕层38，再以另一干蚀刻法移除掺杂半导体层18。以干蚀刻法移除罩幕层38时，不仅开口 36底部的罩幕层 38会被移除，在顶盖堆叠结构34上方的罩幕层38会也被移除。至此，完成栅极结构70的制作，栅极结构70包括由下而上依序堆叠的介电层16、栅极导体层32以及顶盖堆叠结构 34。顶盖堆叠结构34至少包括第一绝缘层沈与第二绝缘层观。栅极导体层32包括位在沟渠14中并延伸到基底10上方的掺杂半导体层18以及第一金属层20、金属氮化物层22 以及第二金属层24。之后，请参照图2D，以罩幕层38为热氧化罩幕，进行氧化制程，使开口 36所裸露的掺杂半导体层18的一部分氧化为氧化层40，以增进元件的功能性(functionality)。氧化制程例如是热氧化制程。在一实施例中，掺杂半导体层18为掺杂多晶硅，开口 36所裸露的掺杂多晶硅的部分在进行氧化制程之后氧化成氧化硅。接着，进行第一离子植入制程以及第二离子植入制程。第一离子植入制程用以在基底10中形成口袋植入区42 ；第二离子植入制程用以在基底10中形成淡掺杂源极与漏极 44、46。淡掺杂源极与漏极44、46之间为通道区48。当第一离子植入制程所植入的离子为第一导电型，则第二离子植入制程所植入的离子为第二导电型。在一实施例中，第一导电型为P型；第二导电型为N型。在另一实施例中，第一导电型为N型；第二导电型为P型。N 型离子例如是磷离子或是砷离子；P型离子例如是硼离子或是三氟化硼离子。然后，请参照图2E，在基底10上形成选择层50。选择层50覆盖罩幕层38、氧化层 40以及开口 36底部的介电层16。选择层50是用以增进后续形成的掺杂的磊晶硅层M、56 的选择性，使掺杂的磊晶硅层M、56在基底10/选择层50之间具有高的选择性。选择层50 的材质例如是氮化硅或碳氮化硅，形成的方法例如是化学气相沉积法，厚度例如是130至 150 埃。之后，请参照图2F，移除开口 36底部的选择层50以及介电层16，裸露出淡掺杂源极与漏极44、46。移除的方法例如是干蚀刻法。以干蚀刻法移除选择层50时，不仅开口 36 底部的选择层50会被移除，在顶盖堆叠结构34上方的选择层50会也被移除。其后，于淡掺杂源极与漏极44、46上形成掺杂的磊晶硅层M、56。掺杂的磊晶硅层M、56的形成方法例如是化学气相沉积法，厚度例如是150至300埃。掺杂的磊晶硅层 54,56做为源极与漏极区，其掺杂浓度高于淡掺杂源极与漏极44、46的掺杂浓度，以降低与接触窗64之间的接触阻值。其后，请参照图2G，在基底10上形成阻挡层58，覆盖选择层50、顶盖堆叠结构34 以及掺杂的磊晶硅层M、56。之后，在淡掺杂源极与漏极44、46上方的开口 36中填满介电层 60。阻挡层58可以阻隔掺杂的磊晶硅层M、56与介电层60，避免介电层60中的杂质(例如是磷、硼或其二者)扩散至掺杂的磊晶硅层M、56中，而且可以避免介电层60所使用的气体(例如是氧气)扩散至掺杂多晶硅层以及磊晶硅层中，而导致氧化反应的发生。阻挡层58的材质例如是氮化硅或碳氮化硅，形成的方法例如是化学气相沉积法，厚度例如是40 至70埃。介电层60的材质例如是氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃 (BPSG)，沉积的方法例如是化学气相沉积法。介电层60的形成方法例如是在基底10上形成介电材料层，覆盖阻挡层58并填满淡掺杂源极与漏极44、46上方的开口 36，然后再移除阻挡层58上所覆盖的介电材料层。介电材料层的形成的方法例如是化学气相沉积法，厚度例如是3000至4000埃。移除阻挡层58上所覆盖的介电材料层的方法例如是以阻挡层58 为停止层，利用化学机械研磨法(CMP)或是回蚀刻法来移除。之后，请参照图2H，在介电层60以及阻挡层58中形成接触窗开口 62，接触窗开口 62裸露出掺杂的磊晶硅层M、56。形成接触窗开口 62的方法例如是以微影制程定义出欲蚀刻的区域，然后，再进行干蚀刻制程，以移除介电层60以及阻挡层58。其后，于接触窗开口 62中形成接触窗64，与掺杂的磊晶硅层M、56电性耦接。接触窗64的形成方法例如在基底10上形成导体材料层，覆盖阻挡层58并填满接触窗开口 62， 然后，再移除阻挡层58上方所覆盖的导体材料层。导体材料层的材质例如是掺杂多晶硅或钨，形成的方法例如是化学气相沉积法，厚度例如是1000至1300埃。移除阻挡层58上方所覆盖的导体材料层的方法例如是以阻挡层58为停止层，利用化学机械研磨法或是回蚀刻法来移除。本发明栅极结构中的顶盖层采用多层的材料层，由于材料层选用介电常数低的材料，因此可以减少顶盖层与接触窗之间的寄生电容，减轻电阻电容延迟的问题。 虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域
的普通技术人员，当可作些许的更动与润饰，而不脱离本发明之精神和范围。
权利要求
1.一种栅极结构，包括一栅极导体层，位于一基底上；一介电层，位于该栅极导体层与该基底之间；以及一顶盖堆叠结构，位于该栅极导体层上，该顶盖堆叠结构包括至少两层材质不同且相接触的绝缘材料层。
2.根据权利要求1所述的栅极结构，其中该些绝缘材料具有不同的介电常数。
3.根据权利要求2所述的栅极结构，其中该些绝缘材料的介电常数为4至7。
4.根据权利要求3所述的栅极结构，其中该些绝缘材料包括氮化硅、氧化硅、掺杂碳的氮化硅、掺杂氟的氮化硅、掺杂氧的氮化硅或其组合。
5.根据权利要求1所述的栅极结构，其中该顶盖堆叠结构包括一第一绝缘层，位于该栅极导体层上；以及一第二绝缘层，位于该第一绝缘层上，其中该第二绝缘层的厚度大于该第一绝缘层的厚度，且该第二绝缘层的介电常数低于该第一绝缘层的介电常数。
6.根据权利要求5所述的栅极结构，其中该第二绝缘层的组成原子包括构成该第一绝缘层的原子；以及多数个掺杂原子，该掺杂原子可以使得该第二绝缘层的介电常数低于该第一绝缘层的介电常数。
7.根据权利要求6所述的栅极结构，其中该第一绝缘层为一阻障层，用以阻挡该第二绝缘层的该掺杂原子扩散至该栅极导体层中。
8.根据权利要求7所述的栅极结构，其中该第一绝缘层包括氮化硅层。
9.根据权利要求8所述的栅极结构，其中该第二绝缘层中的该掺杂原子包括碳、氟、氧或其组合。
10.根据权利要求9所述的栅极结构，其中该第二绝缘层中的该掺杂原子与氮原子之间的比值为0. 1至3。
11.根据权利要求5所述的栅极结构，其中该顶盖堆叠结构还包括一第三绝缘层，位于该第二绝缘层上。
12.根据权利要求11所述的栅极结构，其中该第三绝缘层的材质与该第一绝缘层的材质相同。
13.根据权利要求11所述的栅极结构，其中该第三绝缘层的材质与该第一绝缘层的材质相异。
全文摘要
本发明提供一种栅极结构，包括介电层、栅极导体层以及顶盖堆叠结构。栅极导体层位于基底上。介电层位于栅极导体层与基底之间。栅极导体层位于顶盖堆叠结构与介电层之间。顶盖堆叠结构位于栅极导体层上，其包括至少两层材质不同且相接触的绝缘材料层。基于上述，本发明栅极结构，可以减轻电阻电容延迟的问题。
文档编号H01L29/51GK102569368SQ20111003770
公开日2012年7月11日 申请日期2011年2月11日 优先权日2010年12月16日
发明者陈俊元 申请人:南亚科技股份有限公司