专利名称：浅沟槽隔离结构的制造方法
技术领域：
本发明涉及集成电路制造エ艺，特别涉及ー种浅沟槽隔离结构的制造方法。
背景技术：
半导体集成电路通过在半导体衬底中和上形成半导体器件，并将所述半导体器件用互连线连接而形成。其中，不同的半导体器件通过浅沟槽隔离结构隔离。浅沟槽隔离结构形成于半导体衬底中，以在衬底中隔离出用于制造集成电路器件的有源区。由于半导体衬底上图案分布的密度不同，半导体衬底包括密线(Dense)区和疏线(Iso)区。而密线区和疏线区刻蚀形成的浅沟槽隔离沟槽的宽度是不同的，具体的，疏线区的浅沟槽隔离沟槽的间距比较宽，关键尺寸(CD)也比较大，而密线区的浅沟槽隔离沟槽的间距相对比较窄，关键尺寸也相对比较小。例如，在90纳米技术节点，疏线区和密线区的浅沟槽隔离沟槽的深度为350纳米 400纳米，疏线区的关键尺寸，即浅沟槽隔离沟槽的宽度为300纳米以上，有些甚至达到50微米，而在密线区的浅沟槽隔离沟槽的宽度仅为90纳米 110纳米。此外，随着关键尺寸的减小，浅沟槽隔离沟槽的深宽比的加大，现有エ艺中通常利用高深宽比エ艺(HighAspect Ration Process, HARP)来对浅沟槽隔离沟槽进行绝缘氧化物的填充，通过高深宽比エ艺能够避免填充浅沟槽隔离沟槽时出现填充空隙，从而提高产品的可靠性。详细的，请參考图Ia ld，其为现有的浅沟槽隔离结构的制造方法的示意图。如图Ia所示，提供半导体衬底1，所述半导体衬底I包括密线区10和疏线区11，所述半导体衬底I上形成有浅沟槽隔离沟槽12，具体的，半导体衬底I包括硅基底110和形成于所述娃基底110上的氮化娃层111 ;如图Ib所示，在浅沟槽隔离沟槽12内形成垫氧化硅层(Liner Oxide) 112 ；如图Ic所示，通过高深宽比エ艺，在所述氮化硅层111和垫氧化硅层112上形成绝缘氧化层113，所述绝缘氧化层113填充满所述浅沟槽隔离沟槽12 ；如图Id所示，通过化学机械研磨エ艺(CMP)，平坦化所述绝缘氧化层113，形成浅沟槽隔离结构13。请继续參考图lc，由于高深宽比エ艺的エ艺特性，绝缘氧化层113在密线区10所沉积的高度较疏线区11所沉积的高度高。由此，将造成后续进行化学机械研磨エ艺时，疏线区11的绝缘氧化层11的高度低于密线区10的绝缘氧化层11的高度。请继续參考图ld，最終，通过现有的浅沟槽隔离结构的制造方法制得的浅沟槽隔离结构13，其中，疏线区11的浅沟槽隔离结构13较密线区10的浅沟槽隔离结构13的高度低，由此，将会在疏线区11产生凹陷缺陷，从而降低产品的可靠性
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法，以解决现有的浅沟槽隔离结构的制造方法制得的浅沟槽隔离结构在疏线区较在密线区高度低，从而在疏线区产生凹陷缺陷，降低产品可靠性的问题。为解决上述技术问题，本发明提供一种浅沟槽隔离结构的制造方法，包括提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；减薄所述疏线区的衬垫氧化硅层的厚度；通过高深宽比エ艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；通过化学机械研磨エ艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。
·
可选的，在所述的浅沟槽隔离结构的制造方法中，所述衬垫氧化硅层的厚度为20
埃 100埃。可选的，在所述的浅沟槽隔离结构的制造方法中，所述疏线区的衬垫氧化硅层的减薄的厚度为5埃 80埃。可选的，在所述的浅沟槽隔离结构的制造方法中，减薄所述疏线区的衬垫氧化硅层的厚度的エ艺为干法刻蚀或者湿法刻蚀エ艺。可选的，在所述的浅沟槽隔离结构的制造方法中，所述半导体衬底包括硅基底和形成于所述硅基底上的氮化硅层。可选的，在所述的浅沟槽隔离结构的制造方法中，所述化学机械研磨エ艺对所述绝缘氧化层和所述氮化硅层的研磨选择比大于5 I。可选的，在所述的浅沟槽隔离结构的制造方法中，所述绝缘氧化层的厚度为1000埃 8000埃。通过高深宽比エ艺的エ艺特性可知，深宽比值越大，沉积的绝缘氧化层的厚度越厚。但是，发明人发现，高深宽比エ艺所沉积的膜层厚度与衬垫氧化硅层的厚度存在很强的负相关性，即衬垫氧化硅层越薄，所沉积的绝缘氧化层越厚。而这ー负相关性特性的作用，比在高深宽比エ艺中，深宽比值越大沉积的绝缘氧化层的厚度越厚的特性作用，更加明显。
因此，本发明的浅沟槽隔离结构的制造方法中，通过减薄疏线区的衬垫氧化硅层的厚度，使得后续在疏线区沉积的绝缘氧化层的厚度増加，减小甚至消除了疏线区与密线区所沉积的绝缘氧化层的高度差，从而使得最终制得的浅沟槽隔离结构在疏线区与在密线区高度相同，减小了疏线区凹陷缺陷，提高了产品可靠性。
图Ia Id是现有的浅沟槽隔离结构的制造方法的示意图；图2是高深宽比エ艺所沉积的膜层厚度与衬垫氧化硅层的厚度的关系的示意图；图3是本发明实施例的浅沟槽隔离结构的制造方法的流程图；图4a 4e是本发明实施例的浅沟槽隔离结构的制造方法的示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的浅沟槽隔离结构的制造方法作进ー步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。请參考图2，其为高深宽比エ艺所沉积的膜层厚度与衬垫氧化硅层的厚度的关系的示意图。经本申请发明人长期实验论证发现，高深宽比エ艺所沉积的膜层厚度与衬垫氧化硅层的厚度存在负相关性，即衬垫氧化硅层越薄，利用高深宽比エ艺所沉积的绝缘氧化层越厚；此外，衬垫氧化硅层每减薄5埃 10埃，往往利用高深宽比エ艺所沉积的绝缘氧化层的厚度将增加500埃 1000埃。本发明的核心思想在于，提供一种浅沟槽隔离结构的制造方法，通过减薄疏线区的衬垫氧化硅层的厚度，使得后续在疏线区沉积的绝缘氧化层的厚度増加，减小甚至消除了疏线区与密线区所沉积的绝缘氧化层的高度差，从而使得最終制得的浅沟槽隔离结构在疏线区与在密线区高度更加相近，减小了疏线区凹陷缺陷，提高了产品可靠性。请參考图3和图4a 4e，其中，图3为本发明实施例的浅沟槽隔离结构的制造方法的流程图；图4a 4e为本发明实施例的浅沟槽隔离结构的制造方法的示意图。本发明实施例所提供的浅沟槽隔离结构的制造方法包括如下步骤 首先，执行步骤S30，如图4a所示，提供半导体衬底4，所述半导体衬底4包括密线区40和疏线区41，所述半导体衬底4中形成有浅沟槽隔离沟槽42。在本实施例中，所述半导体衬底4包括硅基底410和形成于所述硅基底410上的氮化硅层411。进ー步的，所述氮化硅层411的厚度可以为100埃 1000埃；形成所述氮化硅层411的方法可以是化学气相沉积或原子层沉积，也可以是其他エ艺。所述氮化硅层411可以作为在半导体衬底4中刻蚀浅沟槽隔离沟槽的硬掩膜层，也可以作为后续进行化学机械研磨エ艺的停止层，从而提高工艺的可靠性。在本发明的其他实施例中，在硅基底410和氮化硅层411之间还可以形成其他膜层，例如垫氧化硅层(Pad Oxide)，形成所述垫氧化硅层的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生氧化法中的ー种，也可以是化学气相沉积等エ艺；通过所述垫氧化硅层，可以平衡硅基底表面的应カ，从而提高所形成的器件的可靠性。其次，执行步骤S31，如图4b所示，在所述浅沟槽隔离沟槽42内形成衬垫氧化硅层412。所述衬垫氧化硅层412的厚度可以为20埃 100埃，通过所述衬垫氧化硅层412可以平衡所述浅沟槽隔离沟槽42内的应力，从而提高所形成的器件的可靠性。形成所述衬垫氧化硅层412的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生氧化法中的ー种，也可以是化学气相沉积等エ艺。接着，执行步骤S32，减薄所述疏线区41的衬垫氧化硅层412的厚度。在本实施例中，所述疏线区41的衬垫氧化硅层412的减薄的厚度为5埃 80埃，即疏线区41的衬垫氧化硅层412的厚度比通过步骤S31所沉积的衬垫氧化硅层412的厚度少5埃 80埃。由此，后续通过高深宽比エ艺形成绝缘氧化层时，其能较未减薄时多沉积超过500埃的绝缘氧化层。从而通过高深宽比エ艺形成绝缘氧化层时，能减小甚至消除疏线区41所沉积的绝缘氧化层的厚度与密线区40所沉积的绝缘氧化层的厚度差。在本实施例中，具体请參考图4c_l和4c_2 如图4c_l所示，在密线区40上形成一掩膜层400 ;接着，可通过干法刻蚀エ艺或者湿法刻蚀エ艺减薄所述疏线区41的衬垫氧化硅层412的厚度。所述干法刻蚀或者湿法刻蚀エ艺为现有的ー些常规エ艺，例如当选用干法刻蚀エ艺时，所使用的刻蚀气体可以为CF4或Cl2或HBr或HBr与其他气体的混合气体等；而当选用湿法刻蚀エ艺时，所使用的刻蚀液可以为HF或者HCl等；如图4c_2所示，经过对所述疏线区41的衬垫氧化硅层412的干法刻蚀エ艺或者湿法刻蚀エ艺后，使得所述疏线区41的衬垫氧化硅层412的厚度减薄了 5埃 80埃；此夕卜，去除所述密线区40上的掩膜层400。接着，执行步骤S33，如图4d所示，通过高深宽比エ艺，在半导体衬底4和衬垫氧化硅层412上形成绝缘氧化层413，所述绝缘氧化层413填充满所述浅沟槽隔离沟槽42。具体的，在本实施例中，所述绝缘氧化层413形成于所述氮化硅层411和衬垫氧化硅层412上，所述绝缘氧化层413的材料可以为ニ氧化硅，其厚度可以为1000埃 8000埃。通过执行前述各步骤，特别是步骤S32，从而在步骤S33中，通过高深宽比エ艺，能够在密线区40和疏线区41沉积厚度相当的绝缘氧化层413。
最后，执行步骤S34，如图4e所示，通过化学机械研磨エ艺，平坦化所述绝缘氧化层413，形成浅沟槽隔离结构43。其中，在密线区40和疏线区41所形成的浅沟槽隔离结构43的高度相同，从而防止了疏线区41凹陷缺陷的产生，提高了产品可靠性。在本实施例中，所述化学机械研磨エ艺对所述绝缘氧化层413和所述氮化硅层411的研磨选择比大于5 I。通过选择对绝缘氧化层的研磨速率大于对氮化娃层的研磨速率的化学机械研磨エ艺，可以进一歩防止在化学机械研磨エ艺中氮化硅层的减少量，避免由此可能引起的凹陷缺陷，进一步提闻广品的可Φ性。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述掲示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种浅沟槽隔离结构的制造方法，其特征在于，包括 提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽； 在所述浅沟槽隔离沟槽内形成衬垫氧化硅层； 减薄所述疏线区的衬垫氧化硅层的厚度； 通过高深宽比エ艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽； 通过化学机械研磨エ艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。
2.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，所述衬垫氧化硅层的厚度为20埃 100埃。
3.如权利要求I或2所述的浅沟槽隔离结构的制造方法，其特征在于，所述疏线区的衬垫氧化硅层的减薄的厚度为5埃 80埃。
4.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，减薄所述疏线区的衬垫氧化硅层的厚度的エ艺为干法刻蚀或者湿法刻蚀エ艺。
5.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，所述半导体衬底包括硅基底和形成于所述硅基底上的氮化硅层。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述化学机械研磨エ艺对所述绝缘氧化层和所述氮化硅层的研磨选择比大于5:1。
7.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，所述绝缘氧化层的厚度为1000埃 8000埃。
全文摘要
本发明提供一种浅沟槽隔离结构的制造方法，包括提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；减薄所述疏线区的衬垫氧化硅层的厚度；通过高深宽比工艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；通过化学机械研磨工艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。通过本发明提供的浅沟槽隔离结构的制造方法，减小了疏线区凹陷缺陷的产生，提高了产品可靠性。
文档编号H01L21/762GK102693932SQ20111007115
公开日2012年9月26日 申请日期2011年3月23日 优先权日2011年3月23日
发明者邵群 申请人:中芯国际集成电路制造(上海)有限公司