专利名称：自对准锗硅异质结双极型三极管及其制作方法
技术领域：
本发明涉及半导体集成电路领域，特别涉及一种自对准锗硅异质结双极型三极管。本发明还涉及所述自对准锗硅异质结双极型三极管的制作方法。
背景技术：
锗硅异质结双极型三极管器件结构有两种形式，准自对准和自对准。准自对准结构的优点是工艺相对简单，费用低，不足之处是由于工艺过程中套偏精度的限制，发射极多晶硅外侧与发射极窗口的距离不能太小，外基区串联电阻较大，从而影响器件功率增益。这种器件结构一般用于器件截止频率低于IOOGHz的工艺中。自对准结构的优点是，外基区串联电阻小，这样器件的直流和射频性能都可以很好，不足之处是工艺非常复杂，费用很高，另外为充分发挥器件能力，基极-集电极电容也需要做得很小，通常采用的方法是在选择性集电区离子注入后会使用激光退火的方法进行损伤修复和激活，这样就可以同时保证较小的基极-集电极电容、基极-集电极耗尽区宽度及集电极电阻，但这更增加了工艺的复杂性和费用。
发明内容
本发明要解决的技术问题是提供一种自对准锗硅异质结双极型三极管，使集电极的电阻、集电极-基极电容、本征基区电阻和外基区串联电阻显著降低；为此，本发明还提供一种所述自对准锗硅异质结双极型三极管的制作方法。为解决上述技术问题，本发明的自对准锗硅异质结双极型三极管，形成于P型硅衬底上，有源区由浅槽隔离，所述三极管包括一集电区，包括形成于P型硅衬底上的N型埋层、形成于N型埋层上且被浅槽隔离的N型外延、第一离子注入区和第二离子注入区；所述第一离子注入区位于N型埋层上并和所述N型外延形成连接，所述第二离子注入区位于浅槽之间的N型外延中；所述N型埋层的掺杂浓度大于所述N型外延的掺杂浓度；一基区，由形成于N型外延上的锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区位于本征基区两侧，其两侧端位于浅槽区域上且用于形成基区电极；—发射区，由形成于本征基区上部的多晶硅组成，和所述本征基区形成接触。进一步地，所述N型埋层和第一离子注入区的注入剂量均为IO15CnT2 1016cm_2，注入能量均为50KeV lOOKeV。优选的，所述N型埋层的注入离子为砷。所述第一离子注入区的注入离子为磷。进一步地，所述N型外延的离子掺杂浓度为IO15CnT3 1016cm_3，N型外延的厚度为O. 5 μ m 2 μ m0进一步地，所述第二离子注入区为选择性N型离子注入。进一步地，所述锗硅外延层分为硅缓冲层、锗硅层和硅帽层，其中硅锗层和硅帽层掺杂有硼，且硅锗层的掺杂浓度大于硅帽层的掺杂浓度。进一步地，所述硅缓冲层的厚度为50 300埃；所述锗硅层的厚度为300 800埃，其中20 300埃掺杂硼，掺杂浓度在2X IO19CnT3 6X IO19CnT3 ;所述硅帽层的厚度为100 500埃，其中掺杂浓度为IO15CnT3 IO1Wo
进一步地，所述发射区的多晶硅为N型掺杂，或者为N型离子注入。本发明还提供所述自对准锗硅异质结双极型三极管的制作方法，包括如下步骤步骤一，在P型硅衬底上进行注入剂量为IO15CnT2 1016cnT2，注入能量为50KeV IOOKeV的N型离子注入，形成N型埋层；步骤二，在N型埋层上进行厚度为O. 5 μ m 2 μ m、掺杂浓度为1015cm_3 1016cm_3的低N-掺杂外延生长，并形成隔离区；步骤三，在N型埋层上进行注入剂量均为IO15cnT2 IO16cnT2，注入能量均为50KeV IOOKeV的N型离子注入,形成第一离子注入区；步骤四，在隔离区之间的N型外延中进行选择N型离子注入，形成低电阻底座的第二离子注入区；步骤五，用外延法生长锗硅外延层；步骤六，在锗硅外延层上淀积介质膜，所述介质膜为150 500埃的掺硼或离子注入硼的第一层氧化硅薄膜、1200 2000埃的第二层多晶硅薄膜、100 300埃的第三层氧化硅薄膜，通过干刻第三层氧化硅薄膜和第二层多晶硅薄膜并停止在底层的第一层氧化硅薄膜上，形成发射极窗口 ；步骤七，在发射极窗口处淀积介质膜，所述介质膜为100 300埃的掺硼或离子注入硼的第四层氧化硅薄膜、200 500埃的第五层氮化硅薄膜、500 1000埃的第六层氧化硅薄膜，通过干刻第六层氧化硅薄膜和第五层氮化硅薄膜并停止在底层的第四层氧化硅薄膜上，形成侧墙；步骤八，通过湿法刻蚀去除顶层的氧化硅薄膜，并在氮化硅底部的第四层氧化硅薄膜形成底切；在有氧环境下快速退火形成一氧化层，并淀积1500 3500埃的N型掺杂的多晶娃;步骤九，在发射极多晶硅上淀积氧化硅并通过化学机械抛光平坦，并利用多晶硅淀积到发射极窗口形成的凹槽内留下的氧化硅作多晶硅刻蚀阻挡，再通过刻蚀形成发射极；步骤十，对注入杂质进行退火推进，温度为900 1100°C，时间为10 100秒；采
用接触孔工艺和金属连线工艺对发射极、基极和集电极进行连接。本发明的有益效果在于I、本发明综合采用了低电阻的埋层通道和选择性N型离子注入形成的低电阻底座，可大大降低集电极的电阻；2、本发明的外基区由高掺杂硼的氧化层扩散进入硅单晶，可有效地降低外基区的串联电阻，同时由于扩散较浅，与准自对准结构相比，基极-集电极电容会小得多；同时，自对准的器件结构降低了外基区到发射极窗口的距离，进一步降低了外基区的串联电阻；3、本发明的发射极多晶硅的干刻是自对准的，尺寸可控，工艺稳定；4、本发明的制作方法与自对准工艺相比，器件结构和工艺流程都要简单很多，性价比高，非常适合100-150GHZ器件截止频率的应用。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图I是本发明实施例的自对准锗硅异质结双极型三极管的结构示意图；图2-图8是本发明实施例的自对准锗硅异质结双极型三极管制作过程中的器件结构示意图。
具体实施例方式如图I所示，本发明实施例的自对准锗硅异质结双极型三极管形成于P型硅衬底I上，有源区由浅槽4隔离，所述三极管包括一集电区，包括形成于P型硅衬底I上的N型埋层2、形成于N型埋层2上且被浅槽4隔离的N型外延3、第一离子注入区5和第二离子注入区6 ;所述第一离子注入区5位于N型埋层2上并和所述N型外延3形成连接，所述第二离子注入区6位于浅槽4之间的N型外延3中；所述N型埋层2的掺杂浓度大于所述N型外延3的掺杂浓度；—基区，由形成于N型外延3上的锗娃外延层7组成,包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区位于本征基区两侧，其两侧端位于浅槽区域上且用于形成基区电极；—发射区，由形成于本征基区上部的多晶硅组成，和所述本征基区形成接触。如图2至图8所示，上述的自对准锗硅异质结双极型三极管的制作方法，具体的实施步骤如下工艺步骤1，如图2所示，在P型硅衬底I上进行高剂量(IO15CnT2 1016cm_2)、中能量(50KeV IOOKeV)的N型离子注入，离子最好是砷，它足够重可防止在后续的退火工艺的进一步扩散，又不会对硅基产生显著的损伤；注入后进行高温退火，温度在1050°C 1150°C之间，退火时间在60分钟以上，形成低电阻的N型埋层2通道；工艺步骤2，如图2所示，进行低N-掺杂的外延成长，厚度在O. 5μπι 2. Ομπι之间，掺杂浓度在1015cm_3 1016cm_3,然后通过常规的浅槽工艺形成隔离；工艺步骤3，如图2所示，进行高剂量(IO15CnT2 IO16CnT2)、中能量(50KeV IOOKeV)的N型离子注入，离子最好是磷，形成连接N型埋层2的第一离子注入区5 ；工艺步骤4，如图3所示，在发射极窗口下进行选择性N型离子注入，形成低电阻底座一第二离子注入区6 ；工艺步骤5，如图3所示，淀积氧化硅和多晶硅仔晶，用干刻和湿刻打开需长单晶的区域，然后用外延法生长锗硅外延层7;锗硅外延层7可细分为三层，分别为硅缓冲层，锗硅层，硅帽层，其中锗硅层有高掺杂的硼而硅帽层有低掺杂的硼；其中，硅缓冲层为100 300埃，锗硅层为300 800埃，其中20 300埃掺硼，掺杂浓度在2 X IO19CnT3 6 X 1019cnT3，硅帽层为100 500 ±矣，硼掺杂浓度在IO15CnT3 1017cnT3，高硼掺杂浓度区必须与硅帽层位置恰当，保证热退火形成合适的发射极-基极结；工艺步骤6，如图4所示，淀积三明治结构的介质膜，顺序依次为150 500埃的掺硼或离子注入硼的第一层氧化硅薄膜、1200 2000埃的第二层多晶硅薄膜、100 300
6CN 102931226 A
书
明
说
4/4页
埃的第三层氧化硅薄膜，所述第一层氧化硅薄膜形成于锗硅外延层7上，第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上，所述第三层氧化硅薄膜形成于所述第二层多晶硅薄膜上，然后干刻第三层氧化硅薄膜和第二层多晶硅薄膜并停在底层的第一层氧化硅薄膜上，形成发射极窗口；工艺步骤7，如图5所示，淀积三明治结构的介质膜，顺序为100 300埃的掺硼或离子注入硼的第四层氧化硅薄膜、200 500埃的第五层氮化硅薄膜、500 1000埃的第六层氧化硅薄膜，通过干刻第六层氧化硅薄膜和第五层氮化硅薄膜并停止在底层的第四层氧化硅薄膜上，形成侧墙；工艺步骤8，如图6所示，用湿法刻蚀去除氧化硅，并利用湿法刻蚀各向同性的特征在氮化硅底部形成底切；然后在有氧的环境下通过快速退火形成5 10埃的氧化层，并淀积N型掺杂的多晶硅，其上再淀积一层发射极多晶硅10，也可以再进行N型离子注入；工艺步骤9，如图7、图8所示，淀积氧化硅11并用化学机械抛光平坦化，利用多晶硅淀积到发射极窗口形成的凹槽内留下的氧化硅作多晶硅刻蚀阻挡，进行刻蚀形成发射极；工艺步骤10，对注入的杂质进行退火推进，温度为900°C 1100°C，时间为10 100秒，将重掺杂的N型多晶硅作为扩散源推进到基区形成浅结，即深度为100 500埃的发射极-基极结；同时，侧墙的氮化硅下含硼的氧化硅向下扩散形成外基区低阻通道，防止器件的侧向效应，并且使得外基区到发射极窗口的距离较小且可控；基区和集电区通过热退火激活和扩散，形成基极-集电极结；最后采用传统的接触孔工艺和金属连线工艺实现对发射极、基极和集电极的连接。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种自对准锗硅异质结双极型三极管，形成于P型硅衬底上，有源区由浅槽隔离，其特征在于，所述三极管包括 一集电区，包括形成于P型硅衬底上的N型埋层、形成于N型埋层上且被浅槽隔离的N型外延、第一离子注入区和第二离子注入区；所述第一离子注入区位于N型埋层上并和所述N型外延形成连接，所述第二离子注入区位于浅槽之间的N型外延中；所述N型埋层的掺杂浓度大于所述N型外延的掺杂浓度； 一基区，由形成于N型外延上的锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区位于本征基区两侧，其两侧端位于浅槽区域上且用于形成基区电极； 一发射区，由形成于本征基区上部的多晶硅组成，和所述本征基区形成接触。
2.根据权利要求I所述的自对准锗硅异质结双极型三极管，其特征在于所述N型埋层和第一离子注入区的注入剂量均为IO15CnT2 1015cnT2，注入能量均为50KeV lOOKeV。
3.根据权利要求2所述的自对准锗硅异质结双极型三极管，其特征在于所述N型埋层的注入离子为砷。
4.根据权利要求2所述的自对准锗硅异质结双极型三极管，其特征在于所述第一离子注入区的注入离子为磷。
5.根据权利要求I所述的自对准锗硅异质结双极型三极管，其特征在于所述N型外延的离子掺杂浓度为IO15CnT3 1016cm_3，N型外延的厚度为O. 5 μ m 2 μ m。
6.根据权利要求I所述的自对准锗硅异质结双极型三极管，其特征在于所述第二离子注入区为选择性N型离子注入。
7.根据权利要求I所述的自对准锗硅异质结双极型三极管，其特征在于所述锗硅外延层分为硅缓冲层、锗硅层和硅帽层，其中硅锗层和硅帽层掺杂有硼，且硅锗层的掺杂浓度大于娃帽层的掺杂浓度。
8.根据权利要求7所述的自对准锗硅异质结双极型三极管，其特征在于所述硅缓冲层的厚度为50 300埃；所述锗硅层的厚度为300 800埃，其中20 300埃掺杂硼，掺杂浓度在2X IO19CnT3 6X IO19CnT3 ;所述硅帽层的厚度为100 500埃，其中掺杂浓度为IO15Cm 3 1017cm 3。
9.根据权利要求I所述的自对准锗硅异质结双极型三极管，其特征在于所述发射区的多晶硅为N型掺杂，或者为N型离子注入。
10.如权利要求I所述的自对准锗硅异质结双极型三极管的制作方法，其特征在于，包括如下步骤 步骤一，在P型硅衬底上进行注入剂量为IO15CnT2 IO16CnT2,注入能量为50KeV IOOKeV的N型离子注入，形成N型埋层； 步骤二，在N型埋层上进行厚度为O. 5 μ m 2 μ m、掺杂浓度为1015cm_3 1016cm_3的低N-掺杂外延生长，并形成隔离区； 步骤三，在N型埋层上进行注入剂量为IO15CnT2 1016cnT2，注入能量为50KeV IOOKeV的N型离子注入，形成第一离子注入区； 步骤四，在隔离区之间的N型外延中进行选择N型离子注入，形成低电阻底座的第二离子注入区；步骤五，用外延法生长锗硅外延层； 步骤六，在锗硅外延层上淀积介质膜，所述介质膜为150 500埃的掺硼或离子注入硼的第一层氧化娃薄膜、1200 2000埃的第二层多晶娃薄膜、100 300埃的第三层氧化娃薄膜，通过干刻第三层氧化硅薄膜和第二层多晶硅薄膜并停止在底层的第一层氧化硅薄膜上，形成发射极窗口 ； 步骤七，在发射极窗口处淀积介质膜，所述介质膜为100 300埃的掺硼或离子注入硼的第四层氧化硅薄膜、200 500埃的第五层氮化硅薄膜、500 1000埃的第六层氧化硅薄膜，通过干刻第六层氧化硅薄膜和第五层氮化硅薄膜并停止在底层的第四层氧化硅薄膜上，形成侧墙； 步骤八，通过湿法刻蚀去除顶层的氧化硅薄膜，并在氮化硅底部的第四层氧化硅薄膜形成底切；在有氧环境下快速退火形成一氧化层，并淀积1500 3500埃的N型掺杂的多晶硅； 步骤九，在发射极多晶硅上淀积氧化硅并通过化学机械抛光平坦，并利用多晶硅淀积到发射极窗口形成的凹槽内留下的氧化硅作多晶硅刻蚀阻挡，通过刻蚀形成发射极； 步骤十，对注入杂质进行退火推进，温度为900 1100°C，时间为10 100秒；采用接触孔工艺和金属连线工艺对发射极、基极和集电极进行连接。
全文摘要
本发明公开了一种自对准锗硅异质结双极型三极管，包括一集电区，包括形成于P型硅衬底上的N型埋层、形成于N型埋层上且被浅槽隔离的N型外延、位于N型埋层上并和所述N型外延形成连接的第一离子注入区和位于浅槽之间的N型外延中的第二离子注入区；所述N型埋层的掺杂浓度大于所述N型外延的掺杂浓度；一基区，由形成于N型外延上的重掺杂硼的锗硅外延层组成；一发射区，由形成于本征基区上部的多晶硅组成，和所述本征基区形成接触。本发明还公开了一种所述三极管的制作方法。本发明显著降低集电极的电阻、集电极-基极电容、本征基区电阻和外基区串联电阻。
文档编号H01L29/737GK102931226SQ20111023112
公开日2013年2月13日 申请日期2011年8月12日 优先权日2011年8月12日
发明者周正良, 李 昊 申请人:上海华虹Nec电子有限公司