专利名称：晶体管及其形成方法
技术领域：
本发明涉及半导体技术领域，更具体地，本发明涉及一种晶体管及其形成方法。
背景技术：
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。现有技术提供了一种晶体管的形成方法。请参考图I至图3，为现有技术的晶体管·的形成方法剖面结构示意图。请参考图1，提供硅衬底01，对所述硅衬底01进行离子注入，并对其进行热处理，形成阱区001 ;对所述硅衬底01进行离子注入形成离子区002，所述离子区002位于硅衬底01表面，以进行阈值电压的调节；所述硅衬底01上形成栅极氧化层02和栅极03，所述栅极氧化层02和栅极03构成栅极结构。接着，请参考图2，在栅极结构两侧的硅衬底OI内形成轻掺杂区04，所述轻掺杂区04通过离子注入并热处理形成。接着，请参考图3，在栅极结构两侧的硅衬底01上形成栅极结构的侧墙05。以所述侧墙05为掩模，对所述硅衬底01进行源/漏区重掺杂注入(S/D)，并对其进行热处理，在栅极结构两侧的硅衬底100内形成源区/漏区06。在公开号为CN101789447A的中国专利申请中可以发现更多关于现有形成晶体管的技术信息。在实际中发现，现有方法形成的晶体管中，位于源/漏区之间的沟道区的电子迁移率较低，从而影响晶体管的性能。
发明内容
本发明解决的技术问题是提供一种提高晶体管性能的晶体管及其形成方法。为了解决上述问题，本发明提供一种晶体管的形成方法，包括提供衬底，图形化所述衬底形成位于衬底中的第一开口 ；在所述第一开口的侧壁上形成阻挡侧墙，所述阻挡侧墙和第一开口的底部围成第二开口 ；在所述第二开口中形成半导体层；在半导体层上形成应力层，所述半导体层的晶格常数大于应力层的晶格常数；在应力层上形成栅极结构，在阻挡侧墙背向第一开口的一侧的衬底中形成掺杂区。可选地，所述衬底为硅衬底，所述半导体层的材料为硅锗。可选地，所述应力层的材料与所述衬底的材料相同。可选地，所述第一开口的水平宽度在O. 015 10微米的范围内。可选地，图形化所述衬底形成位于衬底中的第一开口的步骤包括在硅衬底上形成硬掩模图形，以所述硬掩模图形为掩模蚀刻所述硅衬底，形成第一开口。可选地，所述硬掩模图形的材料为氧化硅，所述在硅衬底上形成硬掩模图形的步骤包括通过热氧化在硅衬底的表面形成氧化硅层；蚀刻所述氧化硅层形成硬掩模图形。可选地，所述阻挡侧墙的材料为氮化硅，所述在所述第一开口的侧壁上形成阻挡侧墙的步骤包括在所述第一开口的侧壁和底部沉积氮化硅材料，形成氮化硅层；通过蚀刻去除第一开口底部的氮化硅。可选地，所述阻挡侧墙的材料为氧化硅，所述在所述第一开口的侧壁上形成阻挡侧墙的步骤包括通过热氧化在第一开口的侧壁和底部形成氧化硅层；通过蚀刻去除第一开口底部的氧化硅。 可选地，所述在所述第二开口中形成半导体层的步骤包括通过外延方式向所述第二开口中填充硅锗。可选地，通过外延方式填充硅锗的过程中，锗的浓度保持不变。可选地，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度增加区、锗的浓度保持区。可选地，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度保持区、锗的浓度减少区。可选地，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度增加区、锗的浓度保持区、锗的浓度减少区。可选地，所述在半导体层上形成应力层的步骤包括通过外延方式形成硅材料，形成应力层。相应地，本发明还提供一种晶体管，包括衬底；位于衬底上的栅极结构；位于所述栅极结构下方的衬底中的第一阻挡侧墙、第二阻挡侧墙，位于所述第一阻挡侧墙和第二阻挡侧墙之间的半导体层；位于所述半导体层上的应力层，所述半导体层的晶格常数大于所述应力层的晶格常数；位于第一阻挡侧墙、第二阻挡侧墙之外的衬底中的掺杂区。可选地，所述应力层的材料与所述衬底的材料相同。可选地，所述半导体层的材料为硅锗，所述应力层的材料为硅。可选地，所述半导体层的厚度在30 100纳米的范围内。可选地，所述应力层的厚度在30 100纳米的范围内。与现有技术相比，本发明具有以下优点半导体层的晶格常数大于应力层的晶格常数，半导体层的晶格压力施加到应力层上，所述应力层的晶格沿竖直方向被压缩，电子在应力层中的运动速率提高，所述应力层位于掺杂区之间，提高了沟道区域的电子迁移率，从而提闻晶体管的性能；阻挡侧墙可以阻挡半导体层层在水平方向释放所述晶格压力，从而使半导体层的晶格进一步沿阻挡侧墙延伸的方向延伸，可以进一步增大施加到半导体层上的应力层的压力，更有利于提高沟道区域的电子迁移率；阻挡侧墙还用于阻隔掺杂区，防止热扩散等因素造成的掺杂区之间的相互影响，从而提高了晶体管性能的稳定性。
图I至图3为现有技术的晶体管的形成方法剖面结构示意图；图4是本发明晶体管形成方法一实施方式的流程示意图5至图14是本发明晶体管形成方法一实施例的侧面结构示意图；图15是本发明晶体管一实施例结构示意图。
具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。为了解决现有技术中的问题，本发明提供一种晶体管的形成方法，参考图4，示出了本发明晶体管形成方法一实施方式的流程示意图，所述形成方法大致包括以下步骤 步骤SI，提供衬底，图形化所述衬底形成位于衬底中的第一开口 ；步骤S2，在所述第一开口的侧壁上形成阻挡侧墙，所述阻挡侧墙和开口的底部围成第二开口；步骤S3，向所述第二开口中填充半导体材料，形成半导体层；步骤S4，在半导体层上形成应力层，所述半导体层的晶格常数大于应力层的晶格常数；步骤S5，在应力层上形成栅极结构，在阻挡侧墙背向第一开口的一侧的衬底中形成惨杂区。下面结合具体实施例对本发明各步骤做进一步说明。参考图5至图13，示出了本发明晶体管形成方法形成的一实施例的侧面结构示意图。本实施例中衬底为硅衬底、半导体材料为硅锗，但是本发明对此不做限制，还可以是其他材料的衬底材料、半导体材料。此外,本实施例中,应力层与衬底的材料相同也是硅,但是本发明对应力层是否和衬底材料相同不做限制，只要半导体层的晶格常数大于应力层的晶格常数即可。参考图5，提供硅衬底100。在所述硅衬底100上形成硬掩模层101，其中，所述硬掩模层101的材料可以是氮化硅或氧化硅，但是本发明并不限制于此。硬掩模层101的材料为氮化硅时，可以通化学气相沉积等沉积方式在硅衬底100的表面形成氮化娃层。硬掩模层101的材料为氧化硅时，可以通过热氧化的方式氧化硅衬底100的表面，形成氧化硅层，热氧化工艺比沉积工艺简单，从而简化了工艺。具体地，所述氧化硅层的材料在O. 06 O. 6微米之间，但是本发明并不限制于此。结合参考图6，在硬掩模层101上形成光刻胶层(图未示)，图形化所述光刻胶层，形成光刻胶图形，以所述光刻胶图形为掩模图形化所述硬掩模层101，将所述光刻胶图形的图案转移到硬掩模层101上，形成硬掩模图形111。结合参考图7，以所述硬掩模图形111为掩模图形化所述硅衬底100，形成第一开口 102，具体地，可以通过干刻或湿刻法去除硬掩模图形111露出的硅衬底100，形成第一开Π 102。
本实施例中，所述第一开口 102的水平宽度在O. 015 10微米的范围内，但是本发明对此不做限制。结合参考图8和图9，在第一开口 102的底部和侧壁上形成介质材料，去除位于第一开口 102底部的介质材料，在第一开口 102侧壁上保留的介质材料构成阻挡侧墙103。具体地，所述介质材料可以是氮化硅或氧化硅。所述介质材料为氮化硅时，通过化学气相沉积在第一开口 102底部和侧壁上沉积氮化硅材料，通过干刻法去除位于第一开口 102底部的氮化硅，形成位于第一开口 102侧壁上的氮化硅材料的阻挡侧墙103。所述介质材料为氧化硅时，首先，通过热氧化氧化第一开口 102底部和侧壁的硅，从而形成一层氧化硅，热氧化工艺比沉积工艺简单，从而简化了工艺；其次，通过干刻法去除位于第一开口 102底部的氧化硅，形成位于第一开口 102侧壁上的氧化硅材料的阻挡侧墙 103。所述阻挡侧墙103和第一开口 102的底部围成第二开口 106。参考图10，向所述第二开口 106中填充硅锗材料，形成硅锗层104 ;具体地，通过外延方式在所述第二开口 106中填充硅锗材料，最终硅锗层104的厚度在30 IOOnm的范围内，所述硅锗层104厚度小于或等于第二开口 106的深度。可以通过外延方式形成所述硅锗材料时，具体地，所述外延方式为气相外延工艺。在形成硅锗材料的过程中，真空腔中的反应气体包括含硅的气体及含锗的气体，在外延方式形成硅锗层的过程中，通过调节含锗的气体在真空腔中的浓度可以调节第二开口 106自下至上的方向上的锗的浓度分布。参考图10a，示出了图10中硅锗层104沿B1B2指示线的锗的浓度分布示意图。在外延方式形成硅锗层104的过程中，所述锗的浓度自下至上保持不变，本实施例无需对锗的浓度进行调节，因此工艺简单。需要说明的是，在外延方式形成硅锗层104的过程中，所述锗的浓度还可以自下至上，先形成锗的浓度增长区，后形成锗的浓度保持区，(如图IOb所示)，在锗的浓度增长区，锗的浓度呈线性增长，这样在第二开口 106的底部锗的浓度较小，这样位于第二开口106底部的硅锗材料可以和第二开口 106底部的硅衬底100有较好的晶格匹配，随着锗的浓度逐渐增大，硅锗层104晶格常数也逐渐增大，直至到锗的浓度保持区，锗的浓度保持不变，硅锗层104晶格常数不再改变，可对后续在硅锗层104上形成的硅产生应力。此外，在外延方式形成硅锗层104的过程中，所述锗的浓度还可以自下至上，先形成锗的浓度保持区，后形成锗的浓度增少区(如图IOc所示)，锗的浓度增少区时，锗的浓度呈线性减少，硅锗层104的晶格常数逐渐减小，这样和后续在硅锗层104上形成的硅有较好的晶格匹配。在外延方式形成硅锗层104的过程中，所述锗的浓度还可以自下至上，自下至上依次锗的浓度增加区、锗的浓度保持区、锗的浓度减少区(如图IOd所示)。这样，硅锗层104可以和其下硅衬底100和后续形成的硅均有良好地晶格匹配。参考图11,在娃锗层104上形成娃材料,形成应力娃层105 ;所述应力娃层105用作晶体管的沟道，在形成硅材料时，可以根据晶体管沟道的厚度形成硅材料，使应力硅层105的厚度和晶体管沟道的厚度相当。具体地，通过外延方式在硅锗层104上形成硅材料。
由于硅锗层104的晶格常数大于硅的晶格常数，硅锗层104会对位于其上的硅材料产生压力，硅材料受压力晶格常数被压缩，形成应力硅层105。电子在应力硅层105中运动速率较大，因此应力硅层105具有较高的电子迁移率，所述应力硅层105后续用作晶体管的沟道区域，因而提高了晶体管沟道区域的电子迁移率，进而提高了晶体管的性能；此外，阻挡侧墙103可以阻挡硅锗层在水平方向释放所述晶格压力，从而使硅锗层104的晶格进一步沿阻挡侧墙103延伸的方向延伸，可以进一步增大施加到硅锗层上104的应力硅层105的压力，更有利于提高沟道区域的电子迁移率。参考图12，去除硅衬底100上的硬掩模图形111，具体地，可以通过干刻或湿刻法去除所述硬掩模图形111。参考图13，在去除硬掩模图形111后，应力硅层105表面高于硅衬底100的表面时，较佳地，可以在娃衬底100上继续通过外延方式形成娃材料,直至应力娃层105和娃衬 底100的表面齐平。在去除硬模图形111后,娃衬底100表面高于应力娃层105表面时,较佳地,可以通过CMP或蚀刻方法减薄硅衬底100，使硅衬底100与应力硅层105的表面齐平。参考图14，在应力硅层105上形成栅极结构107，在栅极结构107两侧、在阻挡侧墙103背向第一开口的一侧的硅衬底100上形成掺杂区108，所述掺杂区108包括分别位于栅极结构107两侧的源掺杂区和漏掺杂区。所述形成栅极结构107的方法，形成掺杂区108的方法均与现有技术相同，在此不
再赘述。阻挡侧墙103还用于阻隔源掺杂区和漏掺杂区，防止热扩散等因素造成的源掺杂区和漏掺杂区之间相互影响，从而提高了晶体管性能的稳定性。相应地，本发明还提供一种晶体管，参考图15，示出了本发明晶体管一实施例的侧面示意图，所述晶体管包括衬底200，位于衬底200上的栅极结构207，位于所述栅极结构207下方的衬底200中的第一阻挡侧墙201、第二阻挡侧墙202，位于所述第一阻挡侧墙201和第二阻挡侧墙202之间的半导体层204，所述半导体层204的晶格常数大于衬底200的晶格常数，位于半导体层204上的应力层205，所述应力层205与衬底200的材料相同、承受半导体层204的压应力，位于第一阻挡侧墙201第二阻挡侧墙202之外的硅衬底100中的源掺杂区208、漏掺杂区206。具体地，所述衬底200、所述应力层205的材料为硅，所述应力层205的厚度在30 100纳米的范围内；所述半导体层204的材料为硅锗，半导体层204为硅锗层，所述硅锗层的厚度在30 100纳米的范围内。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种晶体管的形成方法，其特征在于，包括提供衬底，图形化所述衬底形成位于衬底中的第一开口 ；在所述第一开口的侧壁上形成阻挡侧墙，所述阻挡侧墙和第一开口的底部围成第二开口 ；在所述第二开口中形成半导体层；在半导体层上形成应力层，所述半导体层的晶格常数大于应力层的晶格常数；在应力层上形成栅极结构，在阻挡侧墙背向第一开口的一侧的衬底中形成掺杂区。
2.如权利要求I所述的晶体管的形成方法，其特征在于，所述衬底为硅衬底，所述半导体层的材料为娃锗。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述应力层的材料与所述衬底的材料相同。
4.如权利要求I所述的晶体管的形成方法，其特征在于，所述第一开口的水平宽度在0.015 10微米的范围内。
5.如权利要求2所述的晶体管的形成方法，其特征在于，图形化所述衬底形成位于衬底中的第一开口的步骤包括在硅衬底上形成硬掩模图形，以所述硬掩模图形为掩模蚀刻所述硅衬底，形成第一开口。
6.如权利要求5所述的晶体管的形成方法，其特征在于，所述硬掩模图形的材料为氧化硅，所述在硅衬底上形成硬掩模图形的步骤包括通过热氧化在硅衬底的表面形成氧化硅层；蚀刻所述氧化硅层形成硬掩模图形。
7.如权利要求I所述的晶体管的形成方法，其特征在于，所述阻挡侧墙的材料为氮化硅，所述在所述第一开口的侧壁上形成阻挡侧墙的步骤包括在所述第一开口的侧壁和底部沉积氮化硅材料，形成氮化硅层；通过蚀刻去除第一开口底部的氮化硅。
8.如权利要求2所述的晶体管的形成方法，其特征在于，所述阻挡侧墙的材料为氧化硅，所述在所述第一开口的侧壁上形成阻挡侧墙的步骤包括通过热氧化在第一开口的侧壁和底部形成氧化硅层；通过蚀刻去除第一开口底部的氧化硅。
9.如权利要求2所述的晶体管的形成方法，其特征在于，所述在所述第二开口中形成半导体层的步骤包括通过外延方式向所述第二开口中填充硅锗。
10.如权利要求9所述的晶体管的形成方法，其特征在于，通过外延方式填充硅锗的过程中，锗的浓度保持不变。
11.如权利要求9所述的晶体管的形成方法，其特征在于，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度增加区、锗的浓度保持区。
12.如权利要求9所述的晶体管的形成方法，其特征在于，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度保持区、锗的浓度减少区。
13.如权利要求9所述的晶体管的形成方法，其特征在于，通过外延方式填充硅锗的过程中，自下至上依次形成锗的浓度增加区、锗的浓度保持区、锗的浓度减少区。
14.如权利要求3所述的晶体管的形成方法，其特征在于，所述在半导体层上形成应力层的步骤包括通过外延方式形成硅材料，形成应力层。
15.—种晶体管,其特征在于,包括 衬底； 位于衬底上的栅极结构； 位于所述栅极结构下方的衬底中的第一阻挡侧墙、第二阻挡侧墙，位于所述第一阻挡侧墙和第二阻挡侧墙之间的半导体层； 位于所述半导体层上的应力层，所述半导体层的晶格常数大于所述应力层的晶格常数； 位于第一阻挡侧墙、第二阻挡侧墙之外的衬底中的掺杂区。
16.如权利要求15所述的晶体管，其特征在于，所述应力层的材料与所述衬底的材料相同。
17.如权利要求16所述的晶体管，其特征在于，所述半导体层的材料为硅锗，所述应力层的材料为娃。
18.如权利要求17所述的晶体管，其特征在于，所述半导体层的厚度在30 100纳米的范围内。
19.如权利要求17所述的晶体管，其特征在于，所述应力层的厚度在30 100纳米的范围内。
全文摘要
一种晶体管及其形成方法，形成方法包括提供衬底，图形化衬底形成第一开口；在第一开口的侧壁上形成阻挡侧墙，阻挡侧墙和第一开口的底部围成第二开口；在第二开口中形成半导体层；在半导体层上形成应力层，半导体层的晶格常数大于应力层的晶格常数；在应力层上形成栅极结构，在阻挡侧墙背向第一开口的一侧的衬底中形成掺杂区。晶体管包括衬底；位于衬底上的栅极结构；位于栅极结构下方的衬底中的第一阻挡侧墙、第二阻挡侧墙，位于第一阻挡侧墙和第二阻挡侧墙之间的半导体层；位于半导体层上的应力层，半导体层的晶格常数大于应力层的晶格常数；位于第一阻挡侧墙、第二阻挡侧墙之外的衬底中的掺杂区。本发明提高晶体管的性能。
文档编号H01L29/04GK102956497SQ20111025273
公开日2013年3月6日 申请日期2011年8月30日 优先权日2011年8月30日
发明者赵猛 申请人:中芯国际集成电路制造(上海)有限公司