专利名称：多位非挥发存储器及其操作方法和形成方法
技术领域：
本发明涉及导体器件及集成电路技术领域，特别涉及一种多位非挥发存储器及其操作方法和形成方法。
背景技术：
利用氮化硅作为电荷俘获层构成的多位存储单元可以用于解决MMISUetal-insulator-metal-insulator-semiconductor,金属-介质层-金属-介质层-半导体)存储结构中的电荷泄露问题，大大提高器件存储的可靠性。随着消费市场对非挥发存储器高密度和大容量的要求提高，当前エ艺水平已经进入2Xnm结点，然而采用更小的器件尺寸面临着越来越多的エ艺难题。因此，需要采用MLC (multi-level cell:多值存储)技术来实现
单个存储单元中的多位信息存储。但是由于器件尺寸较小，多位存储技术仍然存在两比特间串扰增加，器件疲劳特性和保持特性下降的问题。NROM和PHINES结构是两种典型的两位存储单元结构。其中NORM结构由于采用CHE (channel hot electron injection:沟道热电子注入)方式编程,编程时器件处于开启状态，编程功耗大效率低，同时器件的串扰较大。而PHINES存储单元编程功耗虽然有所改善，但是其利用短沟效应的读取方式一方面限制了编程窗ロ的大小，另ー方面也使器件电荷俘获层中存储的两位比特信息在读取时产生严重的串扰，因此该器件的操作可靠性较差。另外，该器件的源漏区采用硅材料，由于硅的禁带宽度为I. 119eV，采用带带隧穿方法进行编程时需要的操作电压相对较高，所以器件的编程效率较低，同时高压操作导致器件可靠性变差。因此，随着器件特征尺寸的减小和市场对于高密度、大容量存储器件的需求，开发一种功耗低、编程窗ロ大、编程速度快、效率高、器件操作可靠性高的用于多位存储的非挥发存储器件就显得尤为重要。
发明内容
本发明的目的g在至少解决上述技术缺陷之一，特别是提供ー种多位非挥发存储器及其操作方法和形成方法，以解决现有的多位存储器件编程速度效率低、功耗高、读取电压得到的编程窗ロ小以及两位比特间存在串扰的缺点。为达到上述目的，本发明第一方面提供ー种多位非挥发存储器，该存储器包括半导体衬底；形成在所述半导体衬底上的源区和漏区，所述源区和漏区的材料包括禁带宽度小于所述半导体衬底的半导体材料；形成在所述半导体衬底中且位于所述源区和漏区之间的沟槽；和形成在所述沟槽内的栅结构，所述栅结构包括形成在所述沟槽内壁的隧穿介质层、形成在所述隧穿介质层上的电荷俘获层、形成在所述电荷俘获层上的阻挡介质层、形成在所述阻挡介质层上的栅极。在本发明的一个实施例中，所述半导体衬底的材料包括硅，所述源区和漏区的材料包括锗或者锗硅。
在本发明的一个实施例中，所述半导体衬底中形成有第一类型掺杂阱区，所述沟槽形成在所述第一类型掺杂阱区中，所述源区和漏区形成在所述第一类型掺杂阱区上。在本发明的一个实施例中，靠近所述沟槽底部的半导体衬底区域为第二类型掺杂区。本发明第二方面提供一种根据本发明第一方面的多位非挥发存储器的操作方法，该方法包括编程操作，包括对所述栅极施加第一负电压，对所述源区或漏区之一施加第一正电压，使所述源区或漏区之另一浮空或接地；读取操作，包括对所述栅极施加第二电压，对所述源区或漏区之一施加第二正电压，使所述源区或漏区之另一接地；擦除操作，包括对所述栅极施加第三正电压，使所述源区和漏区浮空或接地。在本发明的一个实施例中，在所述编程操作、读取操作和擦除操作中，所述半导体衬底接地。 在本发明的一个实施例中，所述第一负电压的范围为-4V至-15V，所述第一正电压的范围为2V至6V。在本发明的一个实施例中，所述第二电压的范围为-5V至5V，所述第二正电压的范围为IV至4V。在本发明的一个实施例中，所述第三正电压的范围为5V至20V。本发明第三方面提供一种多位非挥发存储器的形成方法，包括提供半导体衬底；在所述半导体衬底上或所述半导体衬底中形成源漏层，所述源漏层的材料包括禁带宽度小于所述半导体衬底的半导体材料；刻蚀所述源漏层和所述半导体衬底以形成沟槽；和在所述沟槽内壁形成隧穿介质层，在所述隧穿介质层上形成电荷俘获层，在所述电荷俘获层上形成阻挡介质层，在所述阻挡介质层上形成栅极。在本发明的一个实施例中，所述半导体衬底的材料包括硅，所述源区和漏区的材料包括锗或者锗硅。在本发明的一个实施例中，形成所述源漏层包括对所述半导体衬底进行锗掺杂以在所述半导体衬底中形成锗硅源漏层。在本发明的一个实施例中，在形成所述源漏层之前，还包括对所述半导体衬底进行第一类型掺杂以形成第一类型掺杂阱区，且所述沟槽形成在所述第一类型掺杂阱区中。在本发明的一个实施例中，在形成所述沟槽之后，还包括在靠近所述沟槽底部的半导体衬底区域形成第二类型掺杂区。在本发明的一个实施例中，形成所述源漏层之后，还包括对所述源漏层进行平坦化处理。在本发明的一个实施例中，形成所述源漏层之后，还包括对所述源漏层进行平坦化处理。在本发明的一个实施例中，在所述半导体衬底上形成所述源漏层的方式包括淀积、外延生长、旋转涂布、蒸发和溅射。本发明提供一种多位非挥发存储器及其操作方法和形成方法，根据本发明实施例的非挥发存储器，采用带带隧穿热空穴注入原理实现编程操作，采用F-N隧道实现擦除操作，具有编程功耗低、编程窗口大、两位比特间无干扰的优点。并且通过使用禁带宽度小于半导体衬底的半导体材料作为源漏区材料，进ー步提高编程速度和效率，以及提高器件的操作可靠性，从而实现低压高效编程。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图I为本发明实施例的多位非挥发存储器的结构剖面图；图2为对本发明实施例的多位非挥发存储器的漏区信息位编程操作时各偏置电压示意图； 图3为对本发明实施例的多位非挥发存储器的漏区信息位编程操作时漏区注入空穴前后沟道能带结构变化示意图；图4为对本发明实施例的多位非挥发存储器的漏区信息位编程操作时沿漏区与隧穿ニ氧化硅层方向的能带结构示意图；图5为具有基于硅材料的源漏区的多位非挥发存储器的漏区信息位编程操作时沿漏区与隧穿ニ氧化硅层方向的能带结构示意图；图6为对本发明实施例的多位非挥发存储器的漏区信息位读取操作时各偏置电压示意图；图7为对本发明实施例的多位非挥发存储器的源区和漏区信息位擦除操作时各偏置电压不意图；图8所示为本发明实施例的多位非挥发存储器的形成方法流程图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过參考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。图I为本发明实施例的多位非挥发存储器的结构剖面图。如图I所示，该存储器包括半导体衬底411，形成在半导体衬底411上的源区408和漏区409，形成在半导体衬底411中且位于源区408和漏区409之间的沟槽402，和形成在沟槽402内的栅结构。在本实施例中，半导体衬底411的材料可以是硅，并且半导体衬底411可以是公知的P型或N型半导体衬底，可以可选地包括掺杂配置，例如被P型或N型掺杂以形成P阱或N阱。为描述方便起见，在本发明的各个实施例中，以具有P阱410的P型半导体衬底411为例。本领域技术人员应该理解，上述举例仅用于解释本发明，并不用于限制本发明的保护范围，对于在具有N阱的N型半导体衬底上形成的多位非挥发存储器，可以参照本发明实施例进行，在此不再赘述。在本实施例中，源区408和漏区409形成在P阱401上，源区408和漏区409对应的电荷俘获区均为信息存储位，故该器件为可用于双位存储的非挥发存储器。其中，源区408和漏区409的材料包括禁带宽度小于硅的半导体材料，例如锗或者锗硅。应当理解的是，在本发明各实施例中，以锗作为源区408和漏区409的材料仅仅作为示例描述本发明，并不能理解为对本发明的限制，任何禁带宽度小于半导体衬底材料的半导体材料均包含在本发明的保护范围内。锗的禁带宽度为O. 66eV，小于硅的禁带宽度为I. 119eV。由于器件的区408和漏区409采用禁带宽度较小的半导体材料，与以硅作为源漏区材料的器件相比，一方面，在相同的操作电压下，更容易产生电子空穴对，有利于器件编程速度和效率的提高；另一方面，对于相同的编程效率，则可以采用相对较低的编程电压，有利于提高器件的可靠性。沟槽402可以为矩形、梯形、倒Ω形、半球形或其它形状。本实施例以矩形沟槽402为例。凹槽402形成在半导体衬底411的P阱410中。在本发明优选的实施例中，靠近沟槽402底部的半导体衬底411中还包括N型掺杂区403，该N型掺杂区是轻掺杂，可以隔 离源漏两端信息的编程和读取串扰，有利于读取窗口的增大。栅结构形成在由提升的源区408和漏区409以及下凹的沟槽402所构成的空间内。栅结构包括形成在源区408和漏区409侧壁以及沟槽402内壁的隧穿介质层404、形成在隧穿介质层404上的电荷俘获层405、形成在电荷俘获层405上的阻挡介质层406以及形成在阻挡介质层406上的栅极407。在本实施例中，隧穿介质层404的材料可以二氧化娃；电荷俘获层405的材料可以是氮化娃；阻挡介质层406用于阻挡电荷在电荷俘获层405和多晶硅栅407之间迁移，阻挡介质层406的材料可以是二氧化硅或其它具有电荷阻挡能力的绝缘介质材料；栅极407用于控制源区408和漏区409之间的导通与断开，栅极407的材料可以是多晶硅。当施加在多晶硅栅407上的电压小于导通阈值电压时，沟槽402两侧的两个P型沟道区域不导通，此时该非挥发存储器件不开启，源区408和漏区409之间没有电流流过；当施加在多晶硅栅407上的电压大于导通阈值电压时，沟槽402两侧的两个P型沟道区域反型，形成N型导通沟道，此时该非挥发存储器件开启。其中，所述导通阈值电压可以是正电压也可以是负电压，并受编程操作和擦除操作注入电荷的影响而改变。下面结合图2-7，对本发明实施例的多位非挥发存储器的编程操作、擦除操作和读取操作偏置电压施加方式和能带分布进行说明。图2是对本发明实施例的多位非挥发存储器的漏区信息位编程操作时各偏置电压示意图。编程操作基于带带隧穿热空穴注入效应。在本实施例中，编程操作中各偏置电压如下漏区409施加第一正电压，优选的为2V至6V ;源区408浮空或者接地；多晶硅栅407施加第一负电压，优选的为-4V至-15V ;半导体衬底411接地。图3为对本发明实施例的多位非挥发存储器的漏区信息位编程操作时漏区注入空穴前后沟道能带结构变化示意图。图3中所示，&、EF、EV分别代表导带能级、费米能级和价带能级。601’为注入前空穴变化曲线、602’为注入后空穴变化曲线、603’为注入的空穴形成的电压阈值的变化。图3所示的能带结构是双箭头线604’所勾勒区域的能带结构。当漏区409施加正电压，栅极407连接较高负电压且衬底接地时，在栅结构和漏区409的交迭区建立一个高的纵向电场，而漏结和衬底的Pn结则偏置在高的反向横向电场下。在纵向电场和横向电场的共同作用下，漏结边的能带向上弯曲，发生深耗尽。当能带弯曲量大于锗的禁带宽度吋，价带中电子能够穿越能带隧穿到导带中形成电子-空穴对，即发生了带带隧穿效应。空穴被注入到漏区409上方的氮化硅层405中，由于空穴的注入沿沟道的能带会发生变化，与空穴注入区域对应的部分能带向下弯曲，器件导通阈值电压降低，从而实现了漏区信息位的编程操作。需说明的是，对源区信息位的编程操作与对漏区信息位的编程操作类似，将源区408和漏区409的电压施加关系互换即可，在此不再赘述。图4为对本发明实施例的多位非挥发存储器的漏区信息位编程操作时沿漏区409与隧穿ニ氧化硅层404方向的能带结构示意图。图4中所示，EpEF、Ev分别代表导带能级、费米能级和价带能级。区域601为编程时隧穿ニ氧化硅层404对应的能带区域、区域602为编程时漏区409对应的能带、区域603为编程时氮化硅层405对应的能带。图4中右图所示的能带结构示意图对应于左图中双箭头线604所指示区域。当能带602弯曲量大于锗的禁带宽度吋，价带中电子能够穿越禁带隧穿到导带中形成电子-空穴对，即发生了带带隧穿效应。带带隧穿产生的电子将被漏区409收集而空穴在pn结横向电场的加速下大部分会越过结区被衬底收集，其中少部分能量较高的空穴在栅极区电场的吸引下会越过锗/ ニ 氧化硅势垒注入到氮化硅层405中，即发生了带带隧穿热空穴注入。由于锗材料的禁带宽度较窄，仅为O. 66eV,所以在较低电压下能带弯曲量就足够产生适合的电子空穴对，即可发生带带遂穿现象。这种低压下实现带带遂穿编程的方法，能够减小遂穿氧化层中的电场应力，减少缺陷的产生，从而提高了器件的保持特性和疲劳特性。图5为具有基于硅材料的源漏区的多位非挥发存储器的漏区信息位编程操作时沿漏区与隧穿ニ氧化硅层方向的能带结构示意图。需指出的是，图5所示的多位非挥发存储器与图I所示的本实施例提供的多位非挥发存储器结构类似，区别仅在于源漏区(图5中仅显示漏区109)的材料为硅，故对其具体结构在此不再赘述。如图5所示，Ec, Ef、Ev分别代表导带能级、费米能级和价带能级。区域701为编程时隧穿ニ氧化娃层对应的能带区域、区域702为编程时漏区对应的能带、区域703为编程时氮化硅层对应的能帯。图5中右图所示的能带结构示意图对应于左图中双箭头线704所指示区域。器件的源区和漏区采用禁带宽度大于锗的硅材料，禁带宽度为I. 119eV，大约为锗材料的两倍。将图4与图5对比可知，根据本发明实施例的多位非挥发存储器，一方面，在相同的编程电压下，更容易发生带带隧穿，能够产生更多的热电子空穴对，有利于器件编程效率和速度的提高；另ー方面，对于相同的编程效率，则可以采用相对较低的编程电压，有利于提高器件的可靠性。因此根据本发明实施例的多位非挥发存储器能够实现低压高效的编程操作。另外，由于采用带带隧穿热空穴注入时器件不开启，故器件编程时功耗很小，同时器件的两位比特分别位于沟槽两侧，且有N型掺杂区403 (即N-区)注入隔离，可以很大程度上避免两比特间的串扰，有利于器件尺寸的减小。而且器件阈值电压的改变完全依赖于注入的空穴对沟道区表面能级的作用，故根据本发明实施例的器件可以具有很大的读取窗ロ，从而提高器件操作的可靠性。图6是对本发明实施例的多位非挥发存储器的漏区信息位读取操作时各偏置电压示意图。读取操作基于反向读取。在本实施例中，读取操作中各偏置电压如下源区408施加第二正电压，优选的为IV至4V ;使漏区409接地；多晶硅栅407施加第二电压，优选为-5V至5V;半导体衬底411接地。在施加的电压偏置条件下，源区408由于施加了ー较大正电压，故源区408的信息被屏蔽掉，此时读取的结果即为漏区409存储的信息。需说明的是，对源区信息位的读取操作与对漏区信息位的读取操作类似，将源区408和漏区409的电压施加关系互换即可，在此不再赘述。图7是对本发明实施例的多位非挥发存储器的源区和漏区信息位擦除操作时各偏置电压示意图。擦除操作方法是基于沟道F-N隧穿效应。在本实施例中，擦除操作中各偏置电压如下源区408和漏区409接地；多晶硅栅407施加第三正电压，优选为5V至20V ；半导体衬底411接地。在擦除过程中，有电子注入氮化硅层405中，导致器件阈值电压升高，从而实现了源区和漏区信息位的擦除操作。
本发明实施例进一步提供一种上述多位非挥发存储器的形成方法。图8所示为该形成方法的流程图，该方法包括以下步骤步骤SOl :提供半导体衬底。优选地，半导体衬底可以是公知的P型或N型半导体衬底，可以可选地包括掺杂配置，例如被P型或N型掺杂以形成P阱或N阱。在本实施例中，半导体衬底的材料可以是硅，并且对半导体衬底进行P型掺杂以形成P阱。步骤S02 :在半导体衬底上或所述半导体衬底中形成源漏层，源漏层的材料包括禁带宽度小于半导体衬底的半导体材料。在本实施例中，由于半导体衬底的材料是硅，故源漏层的材料可以选择为锗或者锗硅。对于半导体衬底的材料是硅，源漏层的材料为锗硅的情况，形成源漏层的方式可以包括对半导体衬底进行锗掺杂以在半导体衬底中形成锗硅源漏层。在另外的实施例中，还可以通过淀积、外延生长、旋转涂布、蒸发和溅射等方式在半导体衬底上形成源漏层。优选地，形成源漏层之后，还包括对源漏层进行掺杂，例如在本实施例中进行N+掺杂，然后还可以对源漏层进行平坦化处理，以利于形成源漏区。步骤S03 :刻蚀源漏层和半导体衬底以形成沟槽。位于沟槽两侧的源漏层部分即分别为源区和漏区。沟槽可以为矩形、梯形、倒Ω形、半球形或其它形状。本实施例以矩形沟槽为例。凹槽形成在半导体衬底的P阱中。在本发明优选的实施例中，在靠近沟槽底部的半导体衬底区域形成N型掺杂区，该N型掺杂区可以是轻掺杂，可以隔离源漏区两端信息的编程和读取串扰，有利于读取窗口的增大。步骤S04 :在沟槽内壁形成隧穿介质层，在隧穿介质层上形成电荷俘获层，在电荷俘获层上形成阻挡介质层，在阻挡介质层上形成栅极。形成在源漏区和沟槽所构成的空间内的隧穿介质层、电荷俘获层、阻挡介质层和栅极构成栅结构。在本实施例中，隧穿介质层的材料可以二氧化硅；电荷俘获层的材料可以是氮化硅；阻挡介质层的材料可以是二氧化硅或其它具有电荷阻挡能力的绝缘介质材料；栅极的材料可以是多晶硅。栅结构中各层的形成可以采用常规淀积工艺形成，例如化学气相淀积(CVD)、物理气相淀积(PVD)、脉冲激光淀积(PLD)、原子层淀积(ALD)、等离子体增强原子层淀积(PEALD)或其他方法。本发明提供一种用于多位存储的沟槽型非挥发存储器及其操作方法和形成方法，根据本发明实施例的非挥发存储器，采用带带隧穿热空穴注入原理实现编程操作，采用F-N隧道实现擦除操作，具有编程功耗低、编程窗口大、两位比特间无干扰的优点。并且通过使用禁带宽度小于半导体衬底的半导体材料作为源漏区材料，进一步提高编程速度和效率，以及提高器件的操作可靠性，从而实现低压高效编程。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少ー个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要 求及其等同限定。
权利要求
1.一种多位非挥发存储器，其特征在于，包括 半导体衬底； 形成在所述半导体衬底上的源区和漏区，所述源区和漏区的材料包括禁带宽度小于所述半导体衬底的半导体材料； 形成在所述半导体衬底中且位于所述源区和漏区之间的沟槽；和形成在所述沟槽内的栅结构，所述栅结构包括形成在所述沟槽内壁的隧穿介质层、形成在所述隧穿介质层上的电荷俘获层、形成在所述电荷俘获层上的阻挡介质层、形成在所述阻挡介质层上的栅极。
2.如权利要求I所述的多位非挥发存储器，其特征在于，所述半导体衬底的材料包括硅，所述源区和漏区的材料包括锗或者锗硅。
3.如权利要求I和2所述的多位非挥发存储器，其特征在于，所述半导体衬底中形成有第一类型掺杂阱区，所述沟槽形成在所述第一类型掺杂阱区中，所述源区和漏区形成在所述第一类型掺杂阱区上。
4.如权利要求1-3所述的多位非挥发存储器，其特征在于，靠近所述沟槽底部的半导体衬底区域为第二类型掺杂区。
5.—种如权利要求1-4任一项所述的多位非挥发存储器的操作方法,其特征在于,包括 编程操作，包括对所述栅极施加第一负电压，对所述源区或漏区之一施加第一正电压，使所述源区或漏区之另一浮空或接地； 读取操作，包括对所述栅极施加第二电压，对所述源区或漏区之一施加第二正电压，使所述源区或漏区之另一接地； 擦除操作，包括对所述栅极施加第三正电压，使所述源区和漏区浮空或接地。
6.如权利要求5所述的多位非挥发存储器的操作方法，其特征在于，在所述编程操作、读取操作和擦除操作中，所述半导体衬底接地。
7.如权利要求6所述的多位非挥发存储器的操作方法，其特征在于，所述第一负电压的范围为-4V至-15V，所述第一正电压的范围为2V至6V。
8.如权利要求6所述的多位非挥发存储器的操作方法，其特征在于，所述第二电压的范围为-5V至5V，所述第二正电压的范围为IV至4V。
9.如权利要求6所述的多位非挥发存储器的操作方法，其特征在于，所述第三正电压的范围为5V至20V。
10.一种多位非挥发存储器的形成方法，其特征在于，包括 提供半导体衬底； 在所述半导体衬底上或所述半导体衬底中形成源漏层，所述源漏层的材料包括禁带宽度小于所述半导体衬底的半导体材料； 刻蚀所述源漏层和所述半导体衬底以形成沟槽；和 在所述沟槽内壁形成隧穿介质层，在所述隧穿介质层上形成电荷俘获层，在所述电荷俘获层上形成阻挡介质层，在所述阻挡介质层上形成栅极。
11.如权利要求10所述的多位非挥发存储器的形成方法，其特征在于，所述半导体衬底的材料包括硅，所述源漏层的材料包括锗或者锗硅。
12.如权利要求11所述的多位非挥发存储器的形成方法，其特征在于，形成所述源漏层包括对所述半导体衬底进行锗掺杂以在所述半导体衬底中形成锗硅源漏层。
13.如权利要求10所述的多位非挥发存储器的形成方法，其特征在于，在形成所述源漏层之前，还包括对所述半导体衬底进行第一类型掺杂以形成第一类型掺杂阱区，且所述沟槽形成在所述第一类型掺杂阱区中。
14.如权利要求10和13所述的多位非挥发存储器的形成方法，其特征在于，在形成所述沟槽之后，还包括在靠近所述沟槽底部的半导体衬底区域形成第二类型掺杂区。
15.如权利要求10所述的多位非挥发存储器的形成方法，其特征在于，形成所述源漏层之后，还包括对所述源漏层进行平坦化处理。
16.如权利要求10所述的多位非挥发存储器的形成方法，其特征在于，在所述半导体衬底上形成所述源漏层的方式包括淀积、外延生长、旋转涂布、蒸发和溅射。
全文摘要
本发明提供一种多位非挥发存储器及其操作方法和形成方法，该存储器包括半导体衬底；形成在所述半导体衬底中的沟槽；形成在半导体衬底上且位于所述沟槽两侧的源区和漏区，所述源区和漏区的材料包括禁带宽度小于硅的半导体材料；和形成在所述源区和漏区之间以及所述沟槽内的栅结构，所述栅结构包括形成在所述源区和漏区侧壁以及所述沟槽内壁的隧穿介质层、形成在所述隧穿介质层上的电荷俘获层、形成在所述电荷俘获层上的阻挡介质层、形成在所述阻挡介质层上的栅极。根据本发明实施例的非挥发存储器，具有编程功耗低、编程窗口大、两位比特间无干扰、编程速度快效率高、器件的操作可靠性高的优点。
文档编号H01L27/115GK102820304SQ20121029136
公开日2012年12月12日 申请日期2012年8月15日 优先权日2012年8月15日
发明者潘立阳, 刘利芳 申请人:清华大学