封装结构及其制造方法
【专利摘要】一种封装结构及其制造方法，该封装结构包括一基板、多个第一电子元件、至少一第二电子元件、一第一覆盖层以及一线路层。基板的表面具有一第一元件区域以及一第二元件区域。多个第一电子元件设置于基板的第一元件区域内，所述第一电子元件中的至少其中之一具有一第一导电接点。第二电子元件设置于基板的第二元件区域。所述封装结构利用基板上的电子元件的高度差异，形成具有凹部的第一覆盖层，第一覆盖层并具有一第一裸露区域以暴露第一导电接点。线路层覆盖至少部分凹部以及暴露的第一导电接点。
【专利说明】封装结构及其制造方法
【技术领域】
[0001]本发明涉及一种封装结构及其制造方法，且特别是涉及一种可提升封装空间利用率的封装结构及其制造方法。
【背景技术】
[0002]现今的电子产品已常见于娱乐、通讯、功率转换、网络、电脑及消费产品的领域。电子产品亦可见于军事应用、航空、汽车、工业控制器、与办公室设备。从系统观点来看，现今的电子产品讲求轻薄短小，使得电子元件与线路的分布密度过高，而使用者对于系统加快处理速度(processing speed)与缩小尺寸的需求也日益增加，除了需要维持高效能且稳定的质量，更必须节省空间以达到轻薄短小的目的。
[0003]系统的效能与整个系统架构有关，虽然目前晶片工艺的硅穿孔技术(ThroughSilicon Via, TSV)强调芯片堆叠可有效节省空间与线路长度，但是缩减的线路长度有限，多为毫微米或微米等级。当电子产品的发展日渐趋向微小化的形式，可符合电性上效能稳定的需求且具有较小及较薄体积的封装结构，一直是电子产品设计上的追求。
【发明内容】
[0004]本发明实施例的主要目的在于提供一种封装结构及其制造方法，其利用基板上的电子元件的高度差异，形成具有凹部的第一覆盖层，而将线路层上移至基板上的至少一个电子元件的上方，可达到微小化与降低成本的效果。
[0005]本发明实施例提供一种封装结构，包括一基板、多个第一电子元件、至少一第二电子元件、一第一覆盖层以及一线路层。基板的一表面上具有一第一元件区域以及一第二元件区域。多个第一电子元件设置于基板的第一元件区域内，所述多个第一电子元件中的至少其中之一具有至少一第一导电接点。所述至少一第二电子元件设置于基板的第二元件区域。第一覆盖层覆盖所述第一元件区域以及第二元件区域，第一覆盖层并具有一凹部以及至少一第一裸露区域。凹部是设置于所述至少一第二元件区域的上，而第一裸露区域暴露所述至少一第一导电接点。线路层覆盖至少部分凹部以及所述暴露的至少一第一导电接点，且线路层是电性连接至所述至少一第一导电接点。
[0006]其中，所述至少一第一裸露区域为穿孔，该线路层顺形地覆盖所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
[0007]其中，所述至少一第一裸露区域为穿孔，该线路层填充所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
[0008]其中，该凹部的侧壁与该凹部的底面相交形成夹角，该夹角为90度至135度之间。
[0009]其中，该凹部的侧壁为阶梯形状。
[0010]其中，该第二元件区域内具有至少一第二导电接点，该第一覆盖层还包括至少一第二裸露区域，所述至少一第二裸露区域暴露所述至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。[0011]其中，该第一覆盖层还包括至少一第三裸露区域，所述至少一第三裸露区域暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。
[0012]其中，所述封装结构还包括:
[0013]第三元件区域，设置于该凹部上，该第三元件区域具有至少一第三电子元件，所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及
[0014]第二覆盖层，覆盖所述至少一第三电子元件。
[0015]其中，所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。
[0016]本发明实施例另提供一种封装结构的制造方法，包括下列步骤。首先，配置多个电子元件于一基板上，所述多个电子元件中的至少一第一电子元件具有一第一导电接点。接着，形成一第一覆盖层以包覆所述多个电子元件，其中第一覆盖层具有一凹部，凹部位于所述多个电子元件中的至少一第二电子元件之上。然后，在第一覆盖层上形成至少一第一裸露区域，以暴露所述至少一第一导电接点。最后，在第一覆盖层上形成一线路层以覆盖至少部分凹部以及所述暴露的至少一第一导电接点，且线路层电性连接至所述至少一第一导电接点。
[0017]其中，该制造方法还包括在该第一覆盖层上形成至少一第二裸露区域，以暴露该基板上的至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。
[0018]其中，该制造方法还包括在该第一覆盖层上形成至少一第三裸露区域，以暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。
[0019]其中，该制造方法还包括:
[0020]配置至少一第三电子元件于该凹部上，并使所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及
[0021]形成第二覆盖层，以包覆所述至少一第三电子元件以及至少部分该线路层。
[0022]其中，该制造方法还包括:
[0023]所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。
[0024]综上所述，本发明实施例提出的封装结构及其制造方法，通过基板上的至少一个电子元件上方的线路层，可提供电子系统于单一封装结构内完成电子元件的立体封装，并可缩短线路长度，以有效增加电子系统在电性上的效能，并可减少基板表面的使用面积，以提升封装结构的空间利用率等。
[0025]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利范围作任何的限制。
【专利附图】
【附图说明】
[0026]图1A至图1B是本发明一实施例的封装结构在制造过程中的俯视示意图。
[0027]图1C显示图1B中的封装结构沿1C-1C线的剖面示意图。[0028]图1D显示图1B中的封装结构沿1D-1D线的剖面示意图
[0029]图2A至图2B是本发明另一实施例的封装结构在制造过程中的俯视示意图。
[0030]图3是本发明另一实施例的封装结构的剖面示意图。
[0031]图4是本发明另一实施例的封装结构的剖面示意图。
[0032]图5是本发明另一实施例的封装结构的剖面示意图。
[0033]图6是本发明另一实施例的封装结构的制造方法的流程图。
[0034]其中，附图标记说明如下:
[0035]100、100’、200、300、400 封装结构
[0036]101基板条
[0037]102切割线
[0038]110 基板
[0039]111第一元件区域
[0040]112第二元件区域
[0041]Il3 接垫
[0042]115承载面
[0043]121第一电子元件
[0044]122第二电子元件
[0045]123、123’、123” 第三电子元件
[0046]125第一导电接点
[0047]127第二导电接点
[0048]130第一覆盖层
[0049]131第一裸露区域
[0050]132第二裸露区域
[0051]133第三裸露区域
[0052]135 凹部
[0053]137 底面
[0054]139 侧壁
[0055]140线路层
[0056]150第三元件区域
[0057]160第二覆盖层
[0058]G 夹角
[0059]S 表面
[0060]SrS4 步骤
【具体实施方式】
[0061]〔封装结构及其制造方法的实施例〕
[0062]请一并参阅图1A至图1D，图1A至图1B是本发明一实施例的封装结构100在制造过程中的俯视示意图；图1C显示图1B中的封装结构100沿1C-1C线的剖面示意图；图1D显示图1B中的封装结构100沿1D-1D线的剖面示意图。封装结构100包括基板110、多个电子元件(包括第一电子元件121及第二电子元件122)、第一覆盖层130以及线路层140。如图1A所示，基板110可以为任何支撑电子元件(包括第一电子元件121及第二电子元件122)并可提供电子元件(包括第一电子元件121及第二电子元件122)电性连接功能的载体，例如印刷电路板(Printed Wiring Board, PWB)或软硬电路板(flex-rigid wiringboard)。基板110包括至少一个接垫113与顶线路层(未绘示)。接垫113是导电材料所制成，以电性连接至导电线路(未绘示)或是其它功能的平面(未绘示)。于本实施例中，所述至少一个接垫113为接地垫，并电性连接至接地面(未绘示)，其中，接垫113与线路层(未绘示)皆位于基板110上或埋入电路基板110。基板110的表面S包括承载面115，而承载面115具有一第一元件区域111以及一第二元件区域112。
[0063]首先，配置多个电子元件(包括第一电子元件121及第二电子元件122)于基板110上。于本实施例中，第一元件区域111配置有多个第一电子元件121，第一电子元件121例如为0402规格的被动元件，且至少一个第一电子元件121具有一个第一导电接点125。第一导电接点125是导电材料所制成，以提供电性连接。于本实施例中，第一导电接点125为第一电子元件121上的零件焊端(terminal)。第一导电接点125的数量可以依据实际需求而设计，本发明的实施例并不限制。在本实施例的封装结构100中，第一导电接点125的数量为多个，但本发明的实施例并不限制。
[0064]第二元件区域112配置有至少一个第二电子元件122且具有至少一个第二导电接点127，第二电子元件122例如为控制芯片。如图1A所示，第二电子元件122可以是一个，但本发明的实施例并不限制，第二元件区域112中的第二电子元件122可以是一个或多个。所述至少一个第二导电接点127同样是导电材料所制成，以提供电性连接，而第二导电接点127的结构例如是基板110上的金属垫、锡球或银胶等。第二导电接点127的结构与数量是依据实际需求而设计，本发明的实施例并不限制，于其它实施例中，第二导电接点127的数量可以仅为一个。值得一提的是，电子元件121、122的种类与规格是依据实际需求而设计，本发明的实施例并不限制。
[0065]接着，如图1B所示，形成第一覆盖层130以包覆电子元件121、122，其中第一覆盖层130具有凹部135，凹部135位于至少一个第二电子元件122之上。第一覆盖层130是以模封材料(molding material)对第一元件区域111与第二元件区域112进行一封胶工艺所产生的绝缘层，以包覆电子元件121、122以及基板110。封胶工艺例如为覆盖成形工艺(over-molding process),而第一覆盖层130的材质例如为环氧树脂或娃胶。具体而言，由于设置于第二元件区域112上的至少一个第二电子元件122至承载面115的垂直高度小于设置于第一元件区域111上的第一电子元件121至承载面115的垂直高度，而第一覆盖层130是以模封材料顺形地覆盖第一元件区域111与第二元件区域112上的电子元件121、122。藉此，以形成具有凹部135的第一覆盖层130，而凹部135是设置于第二元件区域112之上，意即，凹部135是设置于所述至少一个第二电子元件122之上。
[0066]请参阅图1C，于本具体实施例中，凹部135具有一个大致平行于承载面115的底面137以及四个大致垂直于底面137的侧壁139。底面137的面积以及形状，不小于所述至少一个第二电子元件122于承载面115的垂直投影的面积以及形状。另外，于其它实施例中，具有凹部135的第一覆盖层130也可利用模封模具并通过转注成型或压注工艺而形成，或利用精密铣刀并通过切割工艺移除部分第一覆盖层130以形成凹部135，本发明的实施例在此不加以限制。
[0067]请同时参阅图1B与图1C，接着，在第一覆盖层130上对应至少一个第一导电接点125的位置形成至少一个第一裸露区域131，以暴露所述至少一个第一导电接点125，并且在第一覆盖层130上对应至少一个第二导电接点127的位置形成至少一个第二裸露区域132，以暴露所述至少一个第二导电接点127。于本实施例中，第一裸露区域131与第二裸露区域132皆为穿孔，而形成第一裸露区域131与第二裸露区域132的方法可皆采用激光钻孔工艺(laser drilling process)。详细而言,可将激光钻头(未绘示)分别对准第一导电接点125以及第二导电接点127的位置，而对第一覆盖层130进行钻孔切割，以移除部分第一覆盖层130，用以形成最小内径例如皆为80微米的第一裸露区域131与第二裸露区域132。
[0068]藉此，形成在第一覆盖层130上的至少一个第一裸露区域131会暴露所述至少一个第一导电接点125，而形成在第一覆盖层130上的至少一个第二裸露区域132会暴露所述至少一个第二导电接点127。另外，也可采用其它移除第一覆盖层130的方法，例如电浆蚀刻、化学蚀刻或机械钻孔等，以形成至少一个第一裸露区域131与至少一个第二裸露区域132，而分别暴露至少一个第一导电接点125与至少一个第二导电接点127。值得一提的是，第一裸露区域131与第二裸露区域132的大小与形状及数量是依据实际需求而设计，本发明的实施例并不限制。
[0069]举例而言，于其它实施例中，至少一个第一裸露区域131可为开口。进一步地说，至少一个第一导电接点125的结构可为零件焊端与放置于零件焊端上的银胶或焊锡(solder),而所述至少一个第一导电接点125的顶面可与第一覆盖层130的表面平齐。再者，以模封材料对第一元件区域111与第二元件区域112进行封胶工艺时，可通过模封模具以使模封材料未覆盖所述至少一个第一导电接点125的顶面。因此当完成封胶工艺后，可直接形成具有至少一个第一裸露区域131的第一覆盖层130，也就是说，不需要精密铣刀切割或钻孔工艺来形成第一覆盖层130的第一裸露区域131。
[0070]另外，请同时参阅图1B与图1D，封装结构100的第一覆盖层130更可包括至少一个第三裸露区域133，而所述至少一个第三裸露区域133暴露基板110上的至少一个接垫113。详细而言，更可在第一覆盖层130上对应至少一个接垫113的位置形成至少一个第三裸露区域133，以暴露基板110上所述至少一个接垫113。于本实施例中，第三裸露区域133可为穿孔，但形状大小及数量亦不加以限制，第三裸露区域133的最小内径例如为80微米，而形成第三裸露区域133的方式与形成第一裸露区域131的方式大致相同，固不再重复赘述。
[0071]请复一并参阅图1B、图1C与图1D。最后，在第一覆盖层130上形成线路层140，以覆盖部分凹部135、暴露的至少一个第一导电接点125、暴露的至少一个第二导电接点127以及暴露的至少一个接垫113，且电性连接至至少一个第一导电接点125、至少一个第二导电接点127以及至少一个接垫113，而完成封装结构100。于本具体实施例中，可先沉积导电材料以顺形地覆盖凹部135、至少一个第一裸露区域131、至少一个第二裸露区域132以及至少一个第三裸露区域133。具体地说，导电材料顺形地覆盖凹部135的底面137以及侧壁139，并顺形地覆盖或填充至少一个第一裸露区域131的内侧壁以及至少一个第一导电接点125，以电性连接至所述至少一个第一导电接点125。[0072]同样地，导电材料顺形地覆盖或填充至少一个第二裸露区域132的内侧壁以及至少一个第二导电接点127，且顺形地覆盖至少一个第三裸露区域133的内侧壁以及至少一个接垫113，以电性连接至所述至少一个第二导电接点127以及所述至少一个接垫113。接着，以激光烧蚀的方式图案化部分所沉积的导电材料，以形成线路层140，但形成图案化的方式并不加以限定。藉此，线路层140可通过至少一个第一裸露区域131电性连接至至少一个第一导电接点125，通过至少一个第二裸露区域132电性连接至至少一个第二导电接点127，并且通过至少一个第三裸露区域133电性连接至至少一个接垫113。
[0073]于本实施例中，沉积导电材料的方式例如为喷镀(spray coating)、电镀(electroplating)、无电镀(electrolessplating)、蒸镀或派镀(sputtering)等。线路层140的较佳厚度为介于200微米至1000微米，且线路层140可由例如金属材料、合金材料、导电高分子材料或上述材料的组合沉积多层导电材料所构成。另外，线路层140的图案是所属【技术领域】具有通常知识者可以依据实际的使用情况需求径行设计，故本发明的实施例在此不加以限制。于其它实施例中，形成线路层140的方式可由提供一图案化屏蔽(mask)而完成，即设置屏蔽于第一覆盖层上再进行沉积导电材料工艺。
[0074]于本实施例中，封装结构100可更包括第三元件区域150，第三元件区域150设置于凹部135上。第三元件区域150可以具有(或配置)至少一个第三电子元件123。当配置第三电子元件123于凹部135的底面137上时，第三电子元件123可以通过线路层140电性连接至至少一个第一导电接点125、至少一个第二导电接点127及至少一个接垫113，藉此电性连接至所述至少一个第一电子元件121、所述至少一个第二电子元件122及所述至少一个接垫113。如图1B所示，第三元件区域150设置于凹部135的底面137。值得一提的是，第三元件区域150的大小与形状是依据实际需求而设计，本发明的实施例并不限制，于其它实施例中，第三元件区域150也可设置于为凹部135的部分底面137及/或凹部135的部分侧壁139。
[0075]详细而言，如图1C所示，线路层140是顺形地覆盖凹部135的底面137与侧壁139，并通过至少一个第一裸露区域131电性连接至至少一个第一导电接点125、通过至少一个第二裸露区域132电性连接至至少一个第二导电接点127，且通过至少一个第三裸露区域133电性连接至至少一个接垫113。因此，配置于凹部135上的至少一个第三电子元件123可通过线路层140电性连接至至少一个第一导电接点125、至少一个第二导电接点127及至少一个接垫113。
[0076]值得一提的是，于本实施例中，第三电子元件123例如为0201规格的被动元件，另夕卜，第三电子元件123的种类与规格是依据实际需求而设计，且第三电子元件123的配置方式与数量是依据实际需求并配合线路层140而设计，本发明的实施例并不限制。
[0077]〔封装结构及其制造方法的另一实施例〕
[0078]请参照图2A至图2B，图2A至图2B是本发明另一实施例的封装结构100’在制造过程中的俯视示意图。本实施例的封装结构100’及其制造方法皆与前述实施例的封装结构100及其制造方法二者大致相似，而以下仅针对本实施例与前述实施例之间的不同的处进行详细说明。
[0079]如图2A所不，首先,提供电路基板条101。电路基板条101具有多个基板110,而基板110是由电路基板条111上的多条切割线102所定义出来的。同样地，每个基板110的承载面115皆具有一第一元件区域111以及一第二元件区域112。因此，可同时配置多个电子元件(包括第一电子元件121及第二电子元件122)于各基板110上。
[0080]接着，如图2B所示，形成第一覆盖层130以包覆所述多个电子元件121、122，并于第一覆盖层130形成多个凹部135，而每个凹部135位于各基板110的至少一个第二电子元件122的上。于本实施例中，可以模封材料(molding material)对多个基板110 —并进行封胶工艺，以顺形地包覆各基板110上的电子元件121、122以及部分各基板110。图2A至图2B中的其于工艺细节如图1A至图1D所述，本【技术领域】具有通常知识者应可轻易推知其实施方式，故在此不加赘述。
[0081]最后，沿切割线102切割基板110，以完成多个封装结构100’。具体来说，可通过刀具切割工艺(blade sawing process)或是激光切割工艺，由基板110的底面进行切割，以分离基板110以及覆盖于基板110的承载面115的第一覆盖层130，而完成多个封装结构100，。
[0082]〔封装结构及其制造方法的另一实施例〕
[0083]请参照图3，图3是本发明另一实施例的封装结构200的剖面示意图。本实施例的封装结构200及其制造方法皆与前述实施例的封装结构100及其制造方法二者大致相似，而以下仅针对本实施例与前述实施例之间的不同的处进行详细说明。
[0084]于本实施例中，封装结构200可更包括第三元件区域150，第三元件区域150设置于凹部135上。如图3所示，详细而言，配置至少一个第三电子元件123’或123”于凹部135的底面137上，藉此，第三电子元件123’、123”通过线路层140电性连接至至少一个第一导电接点125或视实际需求亦电性连接至至少一个第二导电接点127(图未示)。第三电子元件123’为0402或更小规格的被动元件，而第三电子元件123”为控制芯片。因此第三元件区域150上的第三电子元件123’至承载面115的垂直高度大于第一电子元件区域111上的第一电子元件121至承载面115的垂直高度，而第三元件区域150上的第三电子元件123”至承载面115的垂直高度小于第一电子元件区域111上的第一电子元件121至承载面115的垂直高度，但第三电子元件123’与123”的零件规格与形状是依据实际需求而设计，本发明并不加以限制。
[0085]封装结构200更包括第二覆盖层160，以覆盖第三元件区域150及其上的第三电子元件。如图3所示，具体而言，可形成一第二覆盖层160以包覆第三电子元件123’、123”，并包覆裸露在外的线路层140及至少一个第一裸露区域131。更甚者，第二覆盖层160亦可包覆裸露在外的线路层140及至少一个第二裸露区域，或视实际需求亦包覆裸露在外的线路层140及至少一个第三裸露区域(图未示)。
[0086]第二覆盖层160是以模封材料对第三元件区域150进行一封胶工艺所产生的绝缘层，以包覆第三电子元件123’、123”以及凹部135至少局部，更甚者，亦将包覆裸露在外的至少部分线路层140。于本具体实施例中，第二覆盖层160是顺形地覆盖第三元件区域150上的第三电子元件123’、123”、凹部135至少局部以及裸露在外的至少部分线路层140。图3中的其余工艺细节如图1A至图1D所述，本【技术领域】具有通常知识者应可轻易推知其实施方式，在此不加赘述。
[0087]〔封装结构及其制造方法的另一实施例〕
[0088]请参照图4，图4是本发明另一实施例的封装结构300的剖面示意图。本实施例的封装结构300及其制造方法皆与前述实施例的封装结构100及其制造方法二者大致相似，而以下仅针对本实施例与前述实施例之间的不同之处进行详细说明。如图4所示，本实施例凹部135的侧壁139与底面137相交形成一夹角G，夹角G较佳为90度至135度之间。在第一覆盖层130上形成线路层140时，导电材料是顺形地覆盖凹部135的侧壁139以及底面137，而夹角G是依据实际需求而设计，以提升沉积导电材料工艺的良率与弹性，本发明的实施例并不限制。图4中的其余工艺细节如图1A至图1D所述，本【技术领域】具有通常知识者应可轻易推知其实施方式，在此不加赘述。
[0089]〔封装结构及其制造方法的另一实施例〕
[0090]请参照图5，图5是本发明另一实施例的封装结构400的剖面示意图。本实施例的封装结构400及其制造方法皆与前述实施例的封装结构100及其制造方法二者大致相似，而以下仅针对本实施例与前述实施例之间的不同之处进行详细说明。如图5所示，本实施例凹部135的侧壁139为阶梯形状。在第一覆盖层130上形成线路层140时，导电材料是顺形地覆盖凹部135的侧壁139以及底面137，而侧壁139的形状是依据实际需求而设计，以提升沉积导电材料工艺的良率与弹性，本发明的实施例并不限制。图5中的其余工艺细节如图1A至图1D所述，本【技术领域】具有通常知识者应可轻易推知其实施方式，在此不加赘述。
[0091]〔封装结构的制造方法的实施例〕
[0092]上述实施例可归纳出本发明封装结构的制造方法，请参照图6的流程图。首先，配置多个电子元件于基板上，所述多个电子元件中的至少一个第一电子元件具有第一导电接点(步骤Si);形成第一覆盖层以包覆所述多个电子元件，其中第一覆盖层具有凹部，凹部位于所述多个电子元件中的至少一个第二电子元件之上(步骤S2);在第一覆盖层上形成至少一个第一裸露区域，以暴露至少一个第一导电接点(步骤S3);最后，在第一覆盖层上形成线路层，以覆盖至少部分凹部以及所述暴露的至少一个第一导电接点，且电性连接至所述至少一个第一导电接点(步骤S4)。
[0093]依据不同产品，上述流程更可包括在第一覆盖层上形成至少一个第二裸露区域，以暴露基板上的至少一个第二导电接点，而线路层覆盖所述暴露的至少一个第二导电接点且电性连接至所述至少一个第二导电接点。再者，上述流程或更可包括在第一覆盖层上形成至少一个第三裸露区域，以暴露基板上的至少一个接垫，而线路层覆盖所述暴露的至少一个接垫且电性连接至所述至少一个接垫。
[0094]另外，上述流程在形成线路层的步骤后，更可包括配置至少一个第三电子元件于凹部上，并使至少一个第三电子元件通过线路层电性连接至至少一个第一导电接点及至少一个第二导电接点；接下来，形成第二覆盖层以包覆至少一个第三电子元件以及至少部分线路层以及至少一个第一裸露区域。更甚者，第二覆盖层亦可包覆裸露在外的线路层及至少一个第二裸露区域，或视实际需求亦包覆裸露在外的线路层及至少一个第三裸露区域。
[0095]综上所述，本发明实施例提供一种封装结构及其制造方法，利用基板上的电子元件的高度差异，形成具有凹部的第一覆盖层，而将线路层上移至基板承载面上的电子元件的上方，线路层通过覆盖层的第一、第二及第三裸露区域电性连接至基板上的电子元件及接垫。通过上述实施例提供的封装结构及其制造方法可缩短线路长度，而线路缩短的长度可达毫米等级，有效增加电子系统在电性上的效能。[0096]通过基板上的电子元件上方的线路层，可提供电子系统于单一封装结构内完成电子元件的立体封装，使得设置于基板承载面上的线路层的设计更具弹性，可减少基板承载面上所需的线路层面积与密度，以降低基板承载面的使用面积，提升封装结构的空间利用率。再者，于本发明实施例提供的封装结构及其制造方法中，通过电子元件上方的凹部可降低封装结构的构形因子(Form Factor)，有助于微型化的产品设计，以增加产品设计的弹性，降低产品材料与加工成本。
[0097]以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何熟习相像技艺者，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。
【权利要求】
1.一种封装结构，其特征在于，包括: 基板，该基板的表面上具有第一元件区域以及第二元件区域； 至少一第一电子元件，设置于该基板的该第一元件区域内，所述至少一第一电子元件中的至少其中之一具有第一导电接点； 至少一第二电子元件，设置于该基板的该第二元件区域； 第一覆盖层，覆盖该第一元件区域内的至少一第一电子元件以及覆盖该第二元件区域内的至少一第二电子元件，该第一覆盖层具有凹部以及至少一第一裸露区域，该凹部设置于该第二元件区域之上，所述至少一第一裸露区域暴露所述至少一第一导电接点；以及 线路层，覆盖至少部分该凹部以及该暴露的至少一第一导电接点，且电性连接至所述至少一第一导电接点。
2.如权利要求1所述的封装结构，其特征在于，所述至少一第一裸露区域为穿孔，该线路层顺形地覆盖所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
3.如权利要求1所述的封装结构，其特征在于，所述至少一第一裸露区域为穿孔，该线路层填充所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
4.如权利要求1所述的封装结构，其特征在于，该凹部的侧壁与该凹部的底面相交形成夹角，该夹角为90度至135度之间。
5.如权利要求1所述的封装结构，其特征在于，该凹部的侧壁为阶梯形状。
6.如权利要求1所述的封装结构，其特征在于，该第二元件区域内具有至少一第二导电接点，该第一覆盖层还包括至少一第二裸露区域，所述至少一第二裸露区域暴露所述至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。
7.如权利要求6所述的封装结构，其特征在于，该第一覆盖层还包括至少一第三裸露区域，所述至少一第三裸露区域暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。
8.如权利要求6所述的封装结构，其特征在于，所述封装结构还包括: 第三元件区域，设置于该凹部上，该第三元件区域具有至少一第三电子元件，所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及 第二覆盖层，覆盖所述至少一第三电子元件。
9.如权利要求8所述的封装结构，其特征在于，所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。
10.一种封装结构的制造方法，其特征在于，包括: 配置多个电子元件于基板上，所述多个电子元件中的至少一第一电子元件具有第一导电接点； 形成第一覆盖层，以包覆所述多个电子元件，并于该第一覆盖层形成凹部，该凹部位于所述多个电子元件中的至少一第二电子元件之上； 在该第一覆盖层上形成至少一第一裸露区域，以暴露所述至少一第一导电接点；以及 在该第一覆盖层上形成线路层，以覆盖至少部分该凹部以及该暴露的至少一第一导电接点，且电性连接至所述至少一第一导电接点。
11.如权利要求10所述的封装结构的制造方法，其特征在于，所述至少一第一裸露区域为穿孔，该线路层顺形地覆盖所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
12.如权利要求10所述的封装结构的制造方法，其特征在于，所述至少一第一裸露区域为穿孔，该线路层填充所述至少一第一裸露区域，以通过所述至少一第一裸露区域电性连接至所述至少一第一导电接点。
13.如权利要求10所述的封装结构的制造方法，其特征在于，该制造方法还包括在该第一覆盖层上形成至少一第二裸露区域，以暴露该基板上的至少一第二导电接点，而该线路层覆盖该暴露的至少一第二导电接点且电性连接至所述至少一第二导电接点。
14.如权利要求13所述的封装结构的制造方法，其特征在于，该制造方法还包括在该第一覆盖层上形成至少一第三裸露区域，以暴露该基板上的至少一接垫，而该线路层覆盖该暴露的至少一接垫且电性连接至所述至少一接垫。
15.如权利要求13所述的封装结构的制造方法，其特征在于，该制造方法还包括: 配置至少一第三电子 元件于该凹部上，并使所述至少一第三电子元件通过该线路层电性连接至所述至少一第一导电接点；以及 形成第二覆盖层，以包覆所述至少一第三电子元件以及至少部分该线路层。
16.如权利要求15所 述的封装结构的制造方法，其特征在于，该制造方法还包括: 所述至少一第三电子元件通过该线路层电性连接至所述至少一第二导电接点。
【文档编号】H01L21/768GK103681647SQ201210357070
【公开日】2014年3月26日 申请日期:2012年9月24日 优先权日:2012年9月24日
【发明者】陈仁君, 张欣晴 申请人:环旭电子股份有限公司, 环鸿科技股份有限公司